基于SPARC IU的嵌入式微處理器設(shè)計.pdf

1、隨著信息產(chǎn)業(yè)的發(fā)展，嵌入式系統(tǒng)的應(yīng)用已經(jīng)深入到社會的方方面面。嵌入式系統(tǒng)的核心是嵌入式微處理器，它是在CPU的基礎(chǔ)上，增加各種功能模塊形成的功能強大的微處理器，對其設(shè)計技術(shù)進行研究具有重要理論意義和應(yīng)用價值。
　　本文的主要工作就是基于一個CPU核心部件——SPARC32位整數(shù)部件，采用硬件描述語言進行嵌入式微處理器關(guān)鍵模塊（存儲管理模塊、高速緩存及系統(tǒng)總線接口模塊等）的設(shè)計，最終設(shè)計一個嵌入式微處理器。
　　SPARC I

2、U系高速32位RISC整數(shù)處理部件，采用流水線、大容量寄存器堆等設(shè)計技術(shù)。IU內(nèi)部寄存器分為兩類：工作寄存器和控制寄存器。工作寄存器為執(zhí)行器提供存儲功能，控制寄存器保持或者控制 IU的狀態(tài)。IU的指令集中與整數(shù)操作相關(guān)的指令有70條，包括三種基本格式以及五種指令類型。
　　在充分了解 SPARC IU的基礎(chǔ)上，本文進行了嵌入式微處理器的設(shè)計。首先，我們定義設(shè)計的嵌入式微處理器面向三級層次存儲器系統(tǒng)，采用分頁式存儲器管理，定義了兩種

3、存儲器管理模式和兩級特權(quán)保護模式。文中給出了層次式存儲器各級的參數(shù)，并詳細描述了存儲器管理單元，片上分離式 cache，寫緩沖器以及 AMBA AHB系統(tǒng)總線接口等部件的設(shè)計思路，以及設(shè)計過程的細節(jié)。
　　為了對設(shè)計的正確性進行驗證，本文利用一個面向通用 SoC的虛擬驗證平臺環(huán)境對設(shè)計的嵌入式微處理器進行了基本的模擬驗證。虛擬驗證平臺是一個面向驗證目標組建的驗證環(huán)境，它是由硬件層、軟件層以及仿真器層組成。我們將本文設(shè)計的微處理器嵌