基于無源濾波網絡的∑△調制器的研究.pdf

1、∑△調制器在模擬數字轉換中可以達到很高的精度，在數字化、信息化高速發(fā)展的今天，∑△調制器的電路實現成為集成電路設計的一個熱點問題。本文的研究目標是在不提高功耗的基礎上，將∑△調制器的采樣時鐘頻率提高到GHz數量級，使其可處理信號帶寬大大拓寬。 本文首先介紹了使用ZA調制器產生單比特數據流的原理。雖然ZA調制器只使用1bit量化器(比較器)，但是由于其采用了過采樣和噪聲整形的技術，使得其依然能達到比較高的精度。本文進一步分析了一階

2、，二階以及高階的∑△調制器系統(tǒng)，雖然越高階數的系統(tǒng)的噪聲整形效果會越好，但是三階以上的系統(tǒng)存在不穩(wěn)定的問題。 目前世界上的∑△調制器的電路實現主要是基于有源積分器的結構，包括離散時間和連續(xù)時間兩種，但是這種基于有源積分器的ZA調制器的性能會受到其使用的運算放大器的非理想性的影響，不容易實現對寬帶信號的處理，一般其能處理的信號帶寬很難超過1MHZ。本文介紹了一種基于無源濾波網絡的寬帶ZA調制器的結構，其通過無源元件組成的濾波網絡來

3、替代積分器的工作，擺脫了運算放大器性能的制約，處理信號的帶寬相比于傳統(tǒng)結構大大拓寬了。 本文介紹了這種基于無源濾波網絡的EA調制器的原理，通過對一階，二階和高階系統(tǒng)的詳細分析最終選定了二階系統(tǒng)進行具體的電路設計，并給出了基于RLc和RC網絡兩種不同的電路結構，分別給出了相應的系統(tǒng)級分析和電路級別仿真結果。仿真結果表明，在1GHz采樣時鐘下，這種無源的調制器可以將輸入信號的帶寬擴展至10MHz，兩種網絡的電路級的調制器動態(tài)范圍分別

4、能達到44dB和45.5dB左右。電路版圖在TSMC 0.18um CMOS工藝上實現，當電源電壓為1.8V時，兩塊芯片的功耗分別為27mw和23.4mw。相比于傳統(tǒng)結構的調制器(采樣時鐘為100MHz左右，功耗一般在50mW以上)，性能已經有了很大的提高。 在對芯片的測試過程中，除了對系統(tǒng)進行總體的測試，還通過斷開反饋回路對系統(tǒng)中各個電路模塊進行了單獨的測試，其實際測試結果相比于電路仿真結果還有一定差距。本文對系統(tǒng)中各個電路模