基于FPGA控制的三相變頻電源系統(tǒng)的設(shè)計.pdf

1、本課題主要是進(jìn)行變頻電源軟硬件系統(tǒng)的設(shè)計，采用可編程邏輯器件FPGA做為變頻電源的主控芯片。傳統(tǒng)的微處理器如51系列單片機(jī)，由于指令功能不強(qiáng)，處理速度慢，乘除法指令周期過長，外圍電路數(shù)據(jù)轉(zhuǎn)換速度慢等缺點(diǎn)，使變頻電源的性能得不到充分的發(fā)揮，難以實(shí)現(xiàn)現(xiàn)代工業(yè)對變頻電源高精度、實(shí)時性的要求。本課題中，采用了高速度、高性能的FPGA和高頻開關(guān)管IGBT，采用了直接數(shù)字頻率合成技術(shù)(DDS)和分段同步控制方式，變頻電源的輸出波形具有高頻率、高精度

2、、畸變小、實(shí)時性以及調(diào)頻范圍寬等特點(diǎn)。
　　 本課題的硬件主要由逆變主電路系統(tǒng)和FPGA控制電路系統(tǒng)構(gòu)成，包括FPGA控制電路、三相逆變驅(qū)動電路、A/D采樣電路、互感器電路、輔助電源電路、調(diào)壓整流電路、濾波及緩沖電路等。由FPGA控制電路輸出六路PWM信號(PWM1-PWM6)來控制逆變器的IGBT通斷，通過電流電壓互感器對輸出進(jìn)行反饋，再經(jīng)A/D轉(zhuǎn)換器進(jìn)行采樣，傳給FPGA控制電路來調(diào)節(jié)輸出，構(gòu)成閉環(huán)控制系統(tǒng)。反饋信號一方面用

3、于調(diào)節(jié)輸出；另一方面則用于各種保護(hù)。
　　 本課題的軟件設(shè)計是編寫Verilog HDL代碼，利用FPGA的邏輯門、LUT單元、IP核、存儲器、時鐘(DMC)等資源，生成DDS(調(diào)制波)模塊、三角波載波模塊、三相正弦波與三角波比較模塊、刪除模塊、死區(qū)模塊、PI調(diào)節(jié)控制模塊、故障(過流/過載、過/欠壓等)檢測及保護(hù)封鎖模塊、硬件看門狗模塊、壓頻控制模塊、A/D控制模塊、互感器控制模塊、六路PWM脈沖及相關(guān)算法電路模塊，并將完善鍵盤