無線電信號(hào)頻譜監(jiān)測(cè)的多DSP模塊設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著無線通信技術(shù)的發(fā)展，頻譜資源也變得越來越緊張。為了提高頻譜資源的利用率，維護(hù)控制通道的暢通，對(duì)無線電信號(hào)進(jìn)行頻譜監(jiān)測(cè)就成為了必要。 本課題涉及的寬帶數(shù)字化監(jiān)測(cè)接收機(jī)在原有窄帶數(shù)字化監(jiān)測(cè)接收機(jī)VXI-3570的基礎(chǔ)上進(jìn)行改進(jìn)，增大頻譜掃描的步進(jìn)長(zhǎng)度，提高監(jiān)測(cè)的效率。從前面板上引出寬帶中頻信號(hào)，對(duì)其進(jìn)行大步進(jìn)掃描，得到的數(shù)據(jù)量大，要求的實(shí)時(shí)性高，對(duì)后端的DSP模塊提出了很高的要求，這就需要后面的數(shù)字信號(hào)處理部分就要做相應(yīng)改動(dòng)，另

2、做一套適用于寬帶掃描的快速數(shù)字信號(hào)處理方法。 本文作者在對(duì)軟件無線電技術(shù)做了深入研究的基礎(chǔ)上，提出了對(duì)中頻數(shù)字信號(hào)進(jìn)行中頻處理，基帶處理，信號(hào)識(shí)別等一系列處理模塊，可基本完成本項(xiàng)目對(duì)DSP模塊提出的要求。 本文首先對(duì)總體的運(yùn)算量做了整體估計(jì)，并對(duì)信號(hào)處理流程做了討論。通過比較ASIC、FPGA、DSP以及專用CPU的優(yōu)缺點(diǎn)，最后作者采用AD公司的高性能數(shù)字信號(hào)處理器ADSP-TS101。ADSP-TS101是TigerS

3、HARC系列DSP中的一款，具有工作頻率高、浮點(diǎn)運(yùn)算能力強(qiáng)大、高速度數(shù)據(jù)吞吐量以及大容量的片內(nèi)存儲(chǔ)器的特點(diǎn)，并且片內(nèi)有專門的解決通信算法的運(yùn)算單元，可直接進(jìn)行Viterbi譯碼，非常適合于軟件無線電領(lǐng)域。本系統(tǒng)首先對(duì)收到的中頻數(shù)字信號(hào)進(jìn)行數(shù)字下變頻(DigitalDownConversion)，并進(jìn)行基帶濾波(BasebandFilter)，得到兩路正交信號(hào)I、Q。分別對(duì)I、Q兩路信號(hào)進(jìn)行處理，最后得到感興趣的信息。在該算法的實(shí)現(xiàn)過程中