FPGA-SOPC技術(shù)在數(shù)字通信系統(tǒng)中的應(yīng)用研究.pdf

1、本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,系統(tǒng)地研究了FPGA/SOPC技術(shù)在數(shù)字通信系統(tǒng)中的應(yīng)用情況. 論文首先從IP核的具體應(yīng)用方面展開研究.由Altera公司的lP核NCO2.3.0提供QPSK高穩(wěn)定度的數(shù)字正弦信號(hào),實(shí)現(xiàn)了一種QPSK高性能數(shù)字調(diào)制器,結(jié)果表明,基于NCO的QPSK數(shù)字調(diào)制器極大地改善了無(wú)雜散動(dòng)態(tài)范圍SFDR及信噪比SNR,有效地降低了FPGA的硬件開銷, QPSK工作穩(wěn)定、可靠.另外,深入研究了基

2、于Viterbi v4-3.0實(shí)現(xiàn)高速維特比譯碼器的方法,詳細(xì)分析了Atlantic接口規(guī)范,給出了Hybrid與Parallel結(jié)構(gòu)Viterbi譯碼器的實(shí)驗(yàn)仿真,研究結(jié)果表明應(yīng)用Viterbi v4.3.0能夠設(shè)計(jì)出符合不同技術(shù)要求的高速維特比譯碼器. 其次,論文研究了基于FPGA的數(shù)字復(fù)接系統(tǒng)實(shí)現(xiàn)方案,實(shí)現(xiàn)了數(shù)字復(fù)接、數(shù)字分接、位同步及幀同步等單元模塊的FPGA電路設(shè)計(jì),優(yōu)化了位同步及幀同步電路的主要性能指標(biāo).結(jié)果表明,位

3、同步電路有較快的同步建立時(shí)間,幀同步電路有效地降低了假同步及漏同步概率,設(shè)計(jì)方案節(jié)省了FPGA的耗用資源,系統(tǒng)性能穩(wěn)定. 針對(duì)基于FGPA的DSP技術(shù),論文提出了一種基于Dsp Builder的DDS設(shè)計(jì)方法,由設(shè)計(jì)出的基本DDS模塊產(chǎn)生2FSK、2PSK及2ASK信號(hào),仿真結(jié)果顯示該DDS頻率及相位可靈活調(diào)整,具有較高的頻率分辨率,能夠?qū)崿F(xiàn)頻率及相位的快速切換. 最后,深入研究了Nios自定制指令的軟硬件接口,基于Ai