基于QVGA陣列的嵌入式Flash IP設計.pdf_第1頁
已閱讀1頁,還剩79頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、當今微電子工業(yè)的產值占世界經濟總產值的4%,己經是全世界最大的產業(yè)。預測表明,在今后的25年里,更將占到世界總產值的8%。 像所有迅速發(fā)展的事物一樣,發(fā)展產生了分工,更細的分工又推動著更高速的發(fā)展。作為微電子技術的一個分支微電子設計業(yè)的分工也在進行著細化,其中最引人注目的是,設計公司逐步劃分為可重用功能模塊設計和系統(tǒng)集成類。功能塊電路(IP, Intellectual Property)基本上是中、小規(guī)模設計,這與我國目前的微電

2、子設計能力有比較好的銜接,適合我國目前的國情。 論文的主要工作是嵌入式Flash IP的設計與實現。該Flash存儲器的陣列采用QVGA(Quasi-Virtual Ground Array,QVGA)結構,存儲容量為16k×16bit,該存儲器電路主要包括以下幾個方面:高壓產生電路、數字控制邏輯電路、Flash存儲陣列以及其專的外圍電路??傮w分為兩部分:數字控制邏輯電路和模擬宏單元電路。二者無論是電路還是版圖均采用全定制方法設

3、計。 論文首先對IP和非揮發(fā)存儲器,特別是flash存儲器進行了一般性概述;接著對F1ash的基本工作原理,編程、擦除和讀操作以及陣列結構作了詳細的介紹,并闡述了本文所采用的Flash存儲陣列結構。然后介紹了Flash IP的算法設計與功能劃分,隨后是具體電路設計和物理版圖設計。其中重點介紹了高壓產生系統(tǒng)的設計與實現,包括電荷泵,帶隙基準,時鐘產生電路,DAC及其它相關電路。 文章的最后對全文進行了總結,并結合己經完成的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論