嵌入式系統(tǒng)代碼壓縮技術(shù)的研究.pdf

1、在消費(fèi)電子市場(chǎng)需求的有力推動(dòng)下，嵌入式系統(tǒng)的功能日益強(qiáng)大，其軟件開(kāi)發(fā)的復(fù)雜程度也隨之越來(lái)越高，嵌入式軟件的代碼量以平均每?jī)赡陼r(shí)間翻一番的速度增長(zhǎng)。由于嵌入式系統(tǒng)在成本、體積、功耗等多方面受到制約，代碼量的增長(zhǎng)將成為嵌入式系統(tǒng)發(fā)展的一個(gè)瓶頸。因此，代碼壓縮技術(shù)將成為今后嵌入式系統(tǒng)發(fā)展的一項(xiàng)關(guān)鍵技術(shù)。 本文從基本的數(shù)據(jù)壓縮理論入手，分析了典型的數(shù)據(jù)壓縮和代碼壓縮的各自特點(diǎn)以及它們之間的內(nèi)在聯(lián)系與區(qū)別，結(jié)合對(duì)當(dāng)今代碼壓縮技術(shù)的發(fā)展現(xiàn)狀

2、的介紹，總結(jié)出了代碼壓縮技術(shù)的評(píng)價(jià)標(biāo)準(zhǔn)?；趯?duì)ARMv4指令集的研究分析，我們提出了通過(guò)字典壓縮的方法對(duì)程序代碼進(jìn)行壓縮以減小其冗余度的方案。我們對(duì)字典壓縮的問(wèn)題進(jìn)行了數(shù)學(xué)抽象和描述，進(jìn)而對(duì)字典壓縮方案中的各種參數(shù)的設(shè)計(jì)進(jìn)行了數(shù)學(xué)分析以論證所采用的代碼壓縮方案的正確性與合理性。本文對(duì)我們所設(shè)計(jì)的代碼壓縮方案的步驟、代碼壓縮中的難點(diǎn)問(wèn)題的解決等細(xì)節(jié)以及主要的算法流程均做了詳盡的敘述。最終，使用我們所設(shè)計(jì)的代碼壓縮方案，我們對(duì)MiBench

3、基準(zhǔn)測(cè)試程序中的6個(gè)典型程序進(jìn)行了壓縮實(shí)驗(yàn)，獲得了平均81.1％的壓縮比。 在代碼壓縮方案設(shè)計(jì)的基礎(chǔ)上，我們對(duì)解壓縮系統(tǒng)的硬件設(shè)計(jì)進(jìn)行了討論，并對(duì)解壓縮系統(tǒng)中的主要部分提出了優(yōu)化的硬件設(shè)計(jì)方案。為了驗(yàn)證代碼壓縮方案的正確性，我們搭建了一個(gè)系統(tǒng)驗(yàn)證平臺(tái)，其中包括：VerilogHDL描述的解壓縮模塊和壓縮指令內(nèi)存模型，以及PLI形式的ARM指令模擬器。通過(guò)與ARM公司的標(biāo)準(zhǔn)模擬器ARMulator的輸出結(jié)果進(jìn)行對(duì)比，我們完成了驗(yàn)證