基于CPCI的任意波形發(fā)生器.pdf

1、測(cè)試系統(tǒng)通常由被測(cè)對(duì)象、信號(hào)源、測(cè)量電路、控制器、人—機(jī)接口等五部分組成。任意波形發(fā)生器作為一種多功能的信號(hào)源，被廣泛應(yīng)用于測(cè)試系統(tǒng)中。 現(xiàn)代自動(dòng)測(cè)試系統(tǒng)主要基于VXI、PXI等測(cè)試總線，由模塊化的儀器/設(shè)備組成。其中，PXI總線是Compact PCl(CPCl)總線向儀器/測(cè)量領(lǐng)域的擴(kuò)展。該總線系統(tǒng)具有可擴(kuò)展性好、成本低、重量輕等諸多優(yōu)點(diǎn)。因此，本文設(shè)計(jì)了基于CPCl的任意波形發(fā)生器。 本文圍繞任意波形發(fā)生器的設(shè)計(jì)和

2、實(shí)現(xiàn)過(guò)程，進(jìn)行了以下幾個(gè)方面的工作： 1．分析測(cè)控系統(tǒng)的發(fā)展趨勢(shì)，并根據(jù)用戶需求，進(jìn)行系統(tǒng)總體方案設(shè)計(jì)； 2．鑒于系統(tǒng)對(duì)大容量波形存儲(chǔ)能力的要求，本文在分析DDS技術(shù)的基礎(chǔ)上對(duì)DDS技術(shù)進(jìn)行改進(jìn)。改進(jìn)后的DDS技術(shù)使系統(tǒng)能在保證數(shù)據(jù)速率較高的條件下，選用低成本、大容量的存儲(chǔ)器用于電路實(shí)現(xiàn)。 3．基于系統(tǒng)通用性、擴(kuò)展性、性價(jià)比的考慮，對(duì)系統(tǒng)進(jìn)行了元件選型和硬件電路實(shí)現(xiàn)。 4．根據(jù)系統(tǒng)功能要求，編寫(xiě)FPGA邏

3、輯。主要實(shí)現(xiàn)了能根據(jù)標(biāo)識(shí)進(jìn)行自動(dòng)讀寫(xiě)的SDRAM控制器、具有同步特性的任意分頻時(shí)鐘器、三線串行輸出接口(用于調(diào)幅模塊)等諸多功能。 5．編寫(xiě)DSP的BIOS驅(qū)動(dòng)和應(yīng)用程序，實(shí)現(xiàn)對(duì)EMIF接口的配置和FPGA對(duì)DSP中斷的正確響應(yīng)。 6．編寫(xiě)上位機(jī)驅(qū)動(dòng)和功能驗(yàn)證程序。 7．系統(tǒng)調(diào)試、驗(yàn)證。通過(guò)對(duì)系統(tǒng)進(jìn)行系列的測(cè)試，驗(yàn)證已實(shí)現(xiàn)的功能和性能水平，并結(jié)合實(shí)際，指出設(shè)計(jì)中存在的不足，并提出改進(jìn)意見(jiàn)。 由測(cè)試結(jié)果表明