二維網(wǎng)格結(jié)構(gòu)的NoC通訊架構(gòu)關(guān)鍵技術(shù)研究.pdf

1、在單顆芯片上集成多個處理器以提高系統(tǒng)芯片的整體性能已成為下一代集成電路的設(shè)計趨勢，而其中如何提高各處理器之間的通訊效率又成為多處理器系統(tǒng)芯片設(shè)計的關(guān)鍵。當(dāng)前系統(tǒng)芯片設(shè)計中多以總線結(jié)構(gòu)作為系統(tǒng)的通訊架構(gòu)，雖然總線結(jié)構(gòu)簡單，易于實現(xiàn)，但是要求功能IP(Intellectual Property)模塊共享總線帶寬，限制了通訊效率的提高。片上網(wǎng)絡(luò)系統(tǒng)(Network-On-Chip，NoC)使用類似網(wǎng)絡(luò)通訊的通訊方式，可以支持多對功能IP模塊同

2、時通訊，因此通訊效率較高，是未來系統(tǒng)芯片的發(fā)展方向。本文基于二維網(wǎng)格結(jié)構(gòu)的NoC系統(tǒng)，在仔細研究其片上網(wǎng)絡(luò)通訊架構(gòu)的基礎(chǔ)上，制定通訊協(xié)議，完成了其設(shè)計與實現(xiàn)工作，并通過實驗驗證了設(shè)計的正確性，以及通訊性能的優(yōu)異性。 本文的研究工作得到以下項目的資助：(1)國家自然科學(xué)基金資助項目“集成電路NoC低功耗通訊協(xié)議?；A(chǔ)研究”(項目編號：60576034)； (2)教育部博士點基金資助項目“集成電路NoC體系結(jié)構(gòu)中OCN關(guān)鍵技術(shù)研究”

3、(項目編號：20050359003)： (3)安徽省自然科學(xué)基金資助項目“嵌入式多核SoC基礎(chǔ)研究”(項目編號：070412031)。 本文的主要內(nèi)容和取得的成果如下： 1.研究基于二維網(wǎng)格結(jié)構(gòu)的NoC系統(tǒng)模型，并把研究重點立足于系統(tǒng)的通訊模型設(shè)計上。 2.研究了簡單而符合研究要求的通訊協(xié)議，并根據(jù)此協(xié)議，結(jié)合二維網(wǎng)格的網(wǎng)絡(luò)拓撲結(jié)構(gòu)設(shè)計了NoC系統(tǒng)架構(gòu)。 3.詳細介紹片上通訊網(wǎng)絡(luò)的資源-網(wǎng)絡(luò)接口模塊(Re

4、source-Network Interface，RNI)和路由器的設(shè)計與實現(xiàn)，并給出了配合RNI完成數(shù)據(jù)報文發(fā)送與接收的軟件編程模型。 4.設(shè)計實驗以驗證設(shè)計的正確性。以ALTERA公司Stratix Ⅱ EP2S180開發(fā)平臺為目標(biāo)，對整個設(shè)計進行。FPGA原型驗證。整個系統(tǒng)(包括硬件和應(yīng)用程序)下載到單顆Stratix ⅡEP2s180器件上，工作頻率為38.25Mhz。 5.設(shè)計流水矩陣乘法實驗，將基于二維網(wǎng)格N