CMOS RF線性混頻器的設(shè)計(jì).pdf

1、近年來(lái)，隨著無(wú)線通信技術(shù)的不斷發(fā)展，人類己基本實(shí)現(xiàn)隨時(shí)隨地通信的夢(mèng)想。相應(yīng)地，人類對(duì)高性能大容量無(wú)線通信系統(tǒng)的需求也越來(lái)越大。在這種形勢(shì)下，射頻與通信集成電路的研究成為當(dāng)前的研究熱點(diǎn)。與此同時(shí)，在市場(chǎng)競(jìng)爭(zhēng)日趨激烈的推動(dòng)下，通訊系統(tǒng)對(duì)射頻集成電路(Radio Frequency Integrated Circuits)不斷提出低成本、低功耗、多功能的要求，射頻集成電路的技術(shù)優(yōu)化會(huì)沿著和數(shù)字IC一樣的發(fā)展道路，最終選擇CMOS技術(shù)來(lái)實(shí)現(xiàn)RF

2、IC；目前，各種無(wú)線通信標(biāo)準(zhǔn)并存，但市場(chǎng)份額最大的還是GSM系統(tǒng)。因此，基于GSM標(biāo)準(zhǔn)和硅COMS技術(shù)的RFIC電路的研究和設(shè)計(jì)具有重要的現(xiàn)實(shí)意義。
　　首先，針對(duì)RF電路含有大量無(wú)源元件的特點(diǎn)，特別是Si CMOS工藝條件下的片上集成電感，不但占用大量的芯片面積，而且寄生效應(yīng)影響顯著，其品質(zhì)因數(shù)遠(yuǎn)低于分立元件電感，而集成電感的品質(zhì)特性極大地左右了電路的性能。因此，高品質(zhì)片上集成電感是RF電路集成的難點(diǎn)所在。論文提出了一種表征集成

3、電感襯底渦流損耗的解析模型，進(jìn)而簡(jiǎn)化了傳統(tǒng)電感集總參數(shù)模型。
　　仿真驗(yàn)證表明，在自諧振頻率(self-resonant frequency)范圍內(nèi)片上集成電感襯底損耗主要是渦流損耗。簡(jiǎn)約模型的襯底損耗相對(duì)誤差小于25％，品質(zhì)因數(shù)相對(duì)誤差小于27％，在 fQmax頻率點(diǎn)，電感品質(zhì)因數(shù)相對(duì)誤差為5.8％。由仿真結(jié)果可知，提高集成電感品質(zhì)因數(shù)與自諧振頻率的主要途徑是要減小襯底的渦流損耗，其簡(jiǎn)約集總模型可較為精確的等效集成電感各端口電氣