CMOS RF線性混頻器的設(shè)計.pdf

1、近年來，隨著無線通信技術(shù)的不斷發(fā)展，人類己基本實現(xiàn)隨時隨地通信的夢想。相應(yīng)地，人類對高性能大容量無線通信系統(tǒng)的需求也越來越大。在這種形勢下，射頻與通信集成電路的研究成為當前的研究熱點。與此同時，在市場競爭日趨激烈的推動下，通訊系統(tǒng)對射頻集成電路(Radio Frequency Integrated Circuits)不斷提出低成本、低功耗、多功能的要求，射頻集成電路的技術(shù)優(yōu)化會沿著和數(shù)字IC一樣的發(fā)展道路，最終選擇CMOS技術(shù)來實現(xiàn)RF

2、IC；目前，各種無線通信標準并存，但市場份額最大的還是GSM系統(tǒng)。因此，基于GSM標準和硅COMS技術(shù)的RFIC電路的研究和設(shè)計具有重要的現(xiàn)實意義。
　　首先，針對RF電路含有大量無源元件的特點，特別是Si CMOS工藝條件下的片上集成電感，不但占用大量的芯片面積，而且寄生效應(yīng)影響顯著，其品質(zhì)因數(shù)遠低于分立元件電感，而集成電感的品質(zhì)特性極大地左右了電路的性能。因此，高品質(zhì)片上集成電感是RF電路集成的難點所在。論文提出了一種表征集成

3、電感襯底渦流損耗的解析模型，進而簡化了傳統(tǒng)電感集總參數(shù)模型。
　　仿真驗證表明，在自諧振頻率(self-resonant frequency)范圍內(nèi)片上集成電感襯底損耗主要是渦流損耗。簡約模型的襯底損耗相對誤差小于25％，品質(zhì)因數(shù)相對誤差小于27％，在 fQmax頻率點，電感品質(zhì)因數(shù)相對誤差為5.8％。由仿真結(jié)果可知，提高集成電感品質(zhì)因數(shù)與自諧振頻率的主要途徑是要減小襯底的渦流損耗，其簡約集總模型可較為精確的等效集成電感各端口電氣