嵌入式RISC處理器中指令流水單元的設(shè)計.pdf

1、論文來源于某公司的32位嵌入式RISC處理器設(shè)計項目一“ENOD”，研究嵌入式RISC處理器中的指令流水線，完成了其中指令流水單元及可配置乘法器的設(shè)計與驗證。 32位RISC嵌入式處理器ENOD采用SPARC體系結(jié)構(gòu)，使用AMBA總線接口，各功能部件可以靈活配置，擴展性強。 指令流水單元是ENOD處理器中的主要數(shù)據(jù)通路，它控制著ENOD的整數(shù)指令執(zhí)行過程，是ENOD中的核心模塊之一。作者從分析ENOD的體系結(jié)構(gòu)和指令集入

2、手，討論了指令流水線中的分級，發(fā)射策略，完成了ENOD中的指令流水線的詳細設(shè)計。對制約流水線效率的數(shù)據(jù)相關(guān)，控制相關(guān)和資源相關(guān)等問題進行了研究和分析，確定了解決方案。認真研究和分析了指令流水線中每個流水段的工作和實現(xiàn)方法，完成了對每個流水段的詳細設(shè)計。 硬件乘法器由于操作復雜，電路龐大，耗時較長，位于整個芯片的關(guān)鍵時序路徑上。為了優(yōu)化ENOD的性能和提高其靈活性，作者基于Radix一4的Booth算法設(shè)計了單周期、流水線和多周期

3、三種不同結(jié)構(gòu)適合于不同場合的硬件乘法器IP核。根據(jù)ENOD操作數(shù)的位寬和對乘法器的要求選擇多周期結(jié)構(gòu)的乘法器作為該處理器的實現(xiàn)方案。 建立了ENOD處理器的可重用驗證平臺，完成了ENOD中指令流水單元和可配置乘法器IP核的功能仿真，完成了FPGA驗證?；赟MIC0.35um標準單元完成了邏輯綜合及靜態(tài)時序分析，主頻可以達到100Mhz，滿足設(shè)計要求。 本文所作的工作對進一步研究更高級的處理器提供了很好的思路和方法，具有