已閱讀1頁(yè)，還剩63頁(yè)未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、可編程邏輯單元是FPGA中的核心部分，實(shí)現(xiàn)著FPGA的可編程功能，可編程邏輯單元的工作性能對(duì)FPGA性能的實(shí)現(xiàn)起著至關(guān)重要的作用。 本文設(shè)計(jì)一種基于LUT的可編程邏輯單元。首先研究了現(xiàn)有的可編程邏輯單元的基本結(jié)構(gòu)，并對(duì)幾種結(jié)構(gòu)的優(yōu)劣進(jìn)行了分析討論，在基于LUT的可編程邏輯單元的設(shè)計(jì)中，提出了電路的整體架構(gòu)，闡述了基本模塊的實(shí)現(xiàn)原理以及方法。針對(duì)可編程邏輯單元對(duì)FPGA芯片面積和性能的影響，本論文可編程邏輯單元采用四輸入的LUT，
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 一款FPGA中可編程邏輯單元的研究與設(shè)計(jì).pdf
- FDP FPGA芯片可編程邏輯單元建模與故障測(cè)試.pdf
- 一種FPGA中可編程邏輯塊結(jié)構(gòu)的研究與設(shè)計(jì).pdf
- 0.18umfpga可編程邏輯單元設(shè)計(jì)與實(shí)現(xiàn)
- 針對(duì)FPGA復(fù)雜可編程邏輯單元的快速布爾匹配方法研究.pdf
- 一款FPGA可編程邏輯塊的全定制設(shè)計(jì).pdf
- 可編程邏輯器件（CPLD-FPGA）的架構(gòu)研究與實(shí)現(xiàn).pdf
- 現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）技術(shù)的應(yīng)用研究.pdf
- 可編程邏輯器件設(shè)計(jì)技巧
- FPGA可編程互連資源的研究與設(shè)計(jì)實(shí)現(xiàn).pdf
- 基于標(biāo)準(zhǔn)邏輯單元的全光可編程邏輯陣列.pdf
- FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).pdf
- 可編程邏輯器件加密設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于可編程邏輯器件FPGA的數(shù)字相關(guān)器.pdf
- 現(xiàn)場(chǎng)可編程邏輯系統(tǒng)的設(shè)計(jì)技巧
- 可編程遠(yuǎn)程終端單元的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 多值可編程邏輯陣列的優(yōu)化設(shè)計(jì)研究.pdf
- 基于65nm工藝的FPGA可編程邏輯塊的全定制設(shè)計(jì).pdf
- 可編程邏輯在微機(jī)保護(hù)中的應(yīng)用研究.pdf
- FPGA中可編程輸入輸出緩沖器的設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論