2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩68頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高,SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡化設(shè)計(jì)流程并且提高部件的可重用性,在目前的SoC設(shè)計(jì)中引入了稱之為平臺的體系結(jié)構(gòu)模板,用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計(jì),最終建立一個包括多種功能部件,互連部件和處理部件的設(shè)計(jì)平臺,從而有效的提高星載電子系統(tǒng)的設(shè)計(jì)能力。在當(dāng)前NASA和ESA的空間應(yīng)用中,PCI總線廣泛作為背板總線和局部總線

2、,有鑒于此,本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計(jì)平臺要提供的一個互連部件對其進(jìn)行設(shè)計(jì)。 針對這一需求,本論文采用自項(xiàng)向下的設(shè)計(jì)方法對PCI總線從設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究,對PCI總線協(xié)議做了深刻的分析,完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì),采用Verilog HDL對其進(jìn)行了RTL級的描述。 在該課題的研究中,采用了目前集成電路設(shè)計(jì)中常見的自頂向下設(shè)計(jì)方法,使用硬件描述語言Verilog HDL對其進(jìn)行描述,

3、重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ),對PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分,對PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述,并且通過編寫測試激勵程序完成了功能仿真。應(yīng)用FPGA作為物理驗(yàn)證和實(shí)現(xiàn)載體,進(jìn)行了面向FPGA的電路綜合,進(jìn)行了布局布線后的時序仿真,證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求,在以上

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論