總線低功耗編碼技術(shù).pdf

1、本文概述了研究課題的背景。介紹了低功耗技術(shù)是集成電路設(shè)計的重要研究方向之一，也是論文在研究課題選擇的重要依據(jù)。接著詳細(xì)分析CMOS功耗的來源，并得出動態(tài)功耗是主要的功耗來源。隨后深入分析了低功耗技術(shù)的現(xiàn)狀：首先從原理上分析實現(xiàn)低功耗設(shè)計的理論方法，得出了降低電源電壓、減小負(fù)載電容和降低開關(guān)活動性等方法來降低系統(tǒng)的功耗；然后分別從系統(tǒng)級、RTL級、電路級和門級上分析了低功耗技術(shù)。 本文分別對地址總線低功耗編碼技術(shù)和數(shù)據(jù)低功耗編碼技

2、術(shù)的發(fā)展歷程做了總結(jié)。分析了各個發(fā)展階段中的典型編碼技術(shù)，包括地址總線編碼中的格雷碼、T0編碼、ABLORZ編碼以及由T0發(fā)展出的T0-C編碼，數(shù)據(jù)總線編碼中的BI編碼和線間耦合總線編碼技術(shù)?？偨Y(jié)各編碼的算法思想，并根據(jù)各編碼的算法進(jìn)行了編程實現(xiàn)，采用綜合工具分別對其進(jìn)行了電路實現(xiàn)。 根據(jù)深亞微米工藝中出現(xiàn)的新的寄生效應(yīng)，經(jīng)過理論分析和實驗總結(jié)，構(gòu)建深亞微米下總線模型；針對低功耗總線編碼技術(shù)的瓶頸，分析地址總線的數(shù)據(jù)特征；由相鄰