CPLD架構(gòu)研究.pdf

1、可編程邏輯器件誕生近三十年以來，已經(jīng)成為數(shù)字電路最常用的實現(xiàn)載體。目前的CPLD/FPGA芯片結(jié)構(gòu)大部分都是基于乘積項結(jié)構(gòu)和查找表結(jié)構(gòu)。一般來說，使用乘積項結(jié)構(gòu)的芯片，我們稱之為CPLD，使用查找表結(jié)構(gòu)的芯片，稱為FPGA芯片。
　　本課題通過對各家 CPLD架構(gòu)的分析研究，提出一種基于乘積項結(jié)構(gòu)的可編程邏輯器件架構(gòu)，同時設(shè)計完成基于此架構(gòu)的CPLD產(chǎn)品 HWD1472。并根據(jù)HWD1472的設(shè)計成果實現(xiàn)CPLD的系列化設(shè)計——H

2、WD1400系列。同時，對比XC9500與XC9500XL和XC9500XV系列器件，對于采用XC9500系列器件通過工藝移植的方式實現(xiàn)XC9500XL和XC9500XV系列的可行性進(jìn)行分析。同時提出一種兼容性解決方案，采用XC9500系列替代MAX7000S系列及ISPLSI1000系列復(fù)雜可編程邏輯器件的解決方案。
　　本人在HWD1472及HWD1400系列器件的研發(fā)過程中，主要負(fù)責(zé)整體電路設(shè)計及仿真驗證工作，并負(fù)責(zé)工藝移植

3、及兼容方案的整體設(shè)計工作。
　　本文首先對于可編程邏輯器件的發(fā)展現(xiàn)狀及可編程邏輯器件的架構(gòu)發(fā)展歷程進(jìn)行簡單介紹，接著介紹XILINX的XC9500系列、ALTERA的MAX7000S系列和LATTICE的ISPLSI1000系列器件的架構(gòu)，進(jìn)而闡述了HWD1472及HWD1400系列器件的設(shè)計實現(xiàn)過程；然后提出XC9500工藝移植是否可行；最后提出了具體的兼容性解決方案。
　　通過本課題對CPLD架構(gòu)的研究，對于我們公司進(jìn)行