基于FPGA的雷達脈沖壓縮系統(tǒng)的研究與實現(xiàn).pdf

1、脈沖壓縮雷達體制很好地解決了在普通脈沖雷達中作用距離和分辨能力之間的矛盾，因此脈沖壓縮技術廣泛用于雷達、聲納等系統(tǒng)。隨著FPGA和CPLD的飛速發(fā)展，其相對與DSP器件的優(yōu)勢也愈加明顯。因此，利用FPGA在硬件上實現(xiàn)數(shù)字脈壓成為一種必然趨勢。本文從線性調(diào)頻信號的時、頻域特征出發(fā)，根據(jù)脈沖壓縮體制的理論，分析了脈沖壓縮信號處理算法的實現(xiàn)方法。通過自主研發(fā)的1024點FFT-IPCORE在頻域?qū)崿F(xiàn)了脈沖壓縮系統(tǒng)的全并行流水工作，達到了系統(tǒng)預

2、期指標，實現(xiàn)了實時處理并具備良好的可擴展性。本研究主要內(nèi)容如下： ⑴分析了線性調(diào)頻(LFM)信號的時、頻域特性和線性調(diào)頻信號的頻域壓縮性能。根據(jù)給定的脈沖壓縮指標，對數(shù)字脈沖壓縮時域處理和頻域處理作了比較，選擇進行頻域的數(shù)字脈沖壓縮處理。 ⑵對系統(tǒng)的運行、調(diào)試環(huán)境作了簡要介紹，針對QuartusⅡ仿真方面的不足，本文給出了聯(lián)合仿真的方法，并給出了具體可直接調(diào)用的程序。 ⑶設計了1024點并行全流水的FFT-IPC

3、ORE模塊，并對其進行了全面的仿真測試，給出了性能分析和資源消耗分析。對系統(tǒng)其他的主要模塊也進行了設計及仿真測試。 ⑷在自主研發(fā)的1024點FFT-IPCORE的基礎上，設計并實現(xiàn)了脈壓系統(tǒng)在全并行流水的狀態(tài)下工作，并對脈壓系統(tǒng)進行了全面的測試仿真。從系統(tǒng)的處理時間、處理精度和資源消耗等方面給出了性能評估，實現(xiàn)了寬帶（B=25MHz和B=12.5MHz）雷達線性調(diào)頻信號的頻域數(shù)字脈壓處理。 ⑸本文研制的雷達脈沖壓縮處理器