基于ISO-IEC18000-6C標(biāo)準(zhǔn)的無(wú)源UHF RFID芯片設(shè)計(jì).pdf

1、無(wú)源超高頻射頻識(shí)別(UHF RFID)技術(shù)以其遠(yuǎn)距離、高速度和低成本的優(yōu)勢(shì)，已經(jīng)成為RFID技術(shù)的研究熱點(diǎn)，并將成為未來(lái)信息社會(huì)建設(shè)的一項(xiàng)基礎(chǔ)技術(shù)。本文從芯片的結(jié)構(gòu)、低功耗模擬前端電路設(shè)計(jì)、基帶處理器設(shè)計(jì)、低功耗優(yōu)化方法和芯片設(shè)計(jì)流程等方面對(duì)RFID芯片的整體設(shè)計(jì)進(jìn)行了研究。
　　 針對(duì)芯片中高效電源產(chǎn)生電路的研究，本文提出了兩種新的設(shè)計(jì)方案，一種是0.18um標(biāo)準(zhǔn)CMOS工藝兼容的電源產(chǎn)生電路，通過(guò)精確的閾值偏置電路消除了傳統(tǒng)

2、CMOS電荷泵的體效應(yīng)和閾值損失，提高了能量轉(zhuǎn)換效率，在負(fù)載為60KΩ時(shí)，最高可以達(dá)到29.8％的能量轉(zhuǎn)換效率。另一種方案基于Chartered0.35um工藝，將肖特基二極管整流器與低閾值偏置電路相結(jié)合，提高了電路的靈敏度和能量轉(zhuǎn)換效率。在負(fù)載為200KΩ，輸入功率為-15dBm時(shí)，輸出電壓可達(dá)1.47V，其最低輸入電壓為275mV，最高能量轉(zhuǎn)換效率為26.2％。對(duì)于模擬前端其它低壓低功耗電路的設(shè)計(jì)，還包括參考電流源、穩(wěn)壓器、解調(diào)器電

3、路和調(diào)制反射電路等，本文對(duì)電路的原理進(jìn)行了分析并給出了相應(yīng)的仿真結(jié)果和版圖。
　　 在基帶處理器的低功耗設(shè)計(jì)方面，本文提出了一種新的基帶處理器結(jié)構(gòu)，在原有功能模塊的基礎(chǔ)上加入了電源管理模塊，可根據(jù)基帶處理器的工作狀態(tài)調(diào)整時(shí)鐘的分配，從整體上降低了基帶處理器的功耗。
　　 本文在基帶處理器各個(gè)功能模塊的低功耗設(shè)計(jì)中提出了一些新的思想，通過(guò)使用行波計(jì)數(shù)器、設(shè)計(jì)新的門控時(shí)鐘單元、利用內(nèi)存尋址原理進(jìn)行并串轉(zhuǎn)換等方法，替代了常規(guī)的

4、電路，降低了模塊功耗。
　　 在設(shè)計(jì)實(shí)現(xiàn)過(guò)程中，采用了Synopsys提供的Chartered0.35μm標(biāo)準(zhǔn)單元庫(kù)，利用DC綜合工具自動(dòng)完成邏輯綜合并插入門控時(shí)鐘單元，有效地降低功耗。通過(guò)Prime Power進(jìn)行功耗分析得到基帶處理器在3.3V供電電壓下的平均功耗為65μW。設(shè)計(jì)的代碼經(jīng)過(guò)FPGA驗(yàn)證，可以實(shí)現(xiàn)與現(xiàn)有的閱讀器進(jìn)行通信。數(shù)字基帶處理器采用Astro進(jìn)行物理綜合，并在版圖中加入了低閾值掩膜以降低基帶處理器的閾值和