基于ISO-IEC18000-6C標準的無源UHF RFID芯片設計.pdf

1、無源超高頻射頻識別(UHF RFID)技術以其遠距離、高速度和低成本的優(yōu)勢，已經成為RFID技術的研究熱點，并將成為未來信息社會建設的一項基礎技術。本文從芯片的結構、低功耗模擬前端電路設計、基帶處理器設計、低功耗優(yōu)化方法和芯片設計流程等方面對RFID芯片的整體設計進行了研究。
　　 針對芯片中高效電源產生電路的研究，本文提出了兩種新的設計方案，一種是0.18um標準CMOS工藝兼容的電源產生電路，通過精確的閾值偏置電路消除了傳統(tǒng)

2、CMOS電荷泵的體效應和閾值損失，提高了能量轉換效率，在負載為60KΩ時，最高可以達到29.8％的能量轉換效率。另一種方案基于Chartered0.35um工藝，將肖特基二極管整流器與低閾值偏置電路相結合，提高了電路的靈敏度和能量轉換效率。在負載為200KΩ，輸入功率為-15dBm時，輸出電壓可達1.47V，其最低輸入電壓為275mV，最高能量轉換效率為26.2％。對于模擬前端其它低壓低功耗電路的設計，還包括參考電流源、穩(wěn)壓器、解調器電

3、路和調制反射電路等，本文對電路的原理進行了分析并給出了相應的仿真結果和版圖。
　　 在基帶處理器的低功耗設計方面，本文提出了一種新的基帶處理器結構，在原有功能模塊的基礎上加入了電源管理模塊，可根據(jù)基帶處理器的工作狀態(tài)調整時鐘的分配，從整體上降低了基帶處理器的功耗。
　　 本文在基帶處理器各個功能模塊的低功耗設計中提出了一些新的思想，通過使用行波計數(shù)器、設計新的門控時鐘單元、利用內存尋址原理進行并串轉換等方法，替代了常規(guī)的

4、電路，降低了模塊功耗。
　　 在設計實現(xiàn)過程中，采用了Synopsys提供的Chartered0.35μm標準單元庫，利用DC綜合工具自動完成邏輯綜合并插入門控時鐘單元，有效地降低功耗。通過Prime Power進行功耗分析得到基帶處理器在3.3V供電電壓下的平均功耗為65μW。設計的代碼經過FPGA驗證，可以實現(xiàn)與現(xiàn)有的閱讀器進行通信。數(shù)字基帶處理器采用Astro進行物理綜合，并在版圖中加入了低閾值掩膜以降低基帶處理器的閾值和