JPEG2000中小波變換的研究及其IP核的實(shí)現(xiàn).pdf

1、JPEG2000是最新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn),為了提高JPEG2000算法的運(yùn)行效率,采用VLSI設(shè)計(jì)技術(shù)將JPEG2000或其中模塊嵌入到芯片設(shè)計(jì)中得到了越來(lái)越多的研究。小波變換作為JPEG2000的核心算法,優(yōu)化其硬件架構(gòu),對(duì)整個(gè)系統(tǒng)的性能提高具有重要作用。本文即針對(duì)JPEG2000 VLSI設(shè)計(jì)中小波變換的設(shè)計(jì)及性能優(yōu)化問(wèn)題進(jìn)行研究,在實(shí)現(xiàn)小波變換的基礎(chǔ)上將該算法在SoPC平臺(tái)和ARM平臺(tái)上封裝成IP核。在JPEG2000標(biāo)準(zhǔn)中,

2、采用基于提升格式的離散小波變換對(duì)數(shù)字信號(hào)進(jìn)行處理。本文在對(duì)提升小波算法分析的基礎(chǔ)上,提出了優(yōu)化的提升小波算法。JPEG2000標(biāo)準(zhǔn)中分別采用5/3與9/7小波變換進(jìn)行有損與無(wú)損壓縮,這兩種小波變換具有很強(qiáng)的相似性,相對(duì)而言,5/3小波變換比9/7小波變換更為簡(jiǎn)單。本文從5/3小波變換出發(fā),采用了資源復(fù)用技術(shù),減少了資源的消耗,硬件的利用率達(dá)到100％,同時(shí)修改了運(yùn)算流程,縮短了關(guān)鍵路徑。與傳統(tǒng)的提升小波硬件電路相比,本文所設(shè)計(jì)的一維小波

3、變換的硬件實(shí)現(xiàn),在面積與速度上都有很大的優(yōu)化；二維小波變換的硬件實(shí)現(xiàn),則減少了對(duì)于存儲(chǔ)器資源的使用。經(jīng)優(yōu)化的小波變換硬件實(shí)現(xiàn),可以支持5/3小波變換與9/7小波變換。采用硬件描述語(yǔ)言實(shí)現(xiàn)該設(shè)計(jì),并利用Modelsim軟件進(jìn)行仿真,結(jié)果表明該設(shè)計(jì)功能的正確性。 本文分別以FPGA與ASIC的方式實(shí)現(xiàn)了小波變換IP核。對(duì)于FPGA的實(shí)現(xiàn)方式,所設(shè)計(jì)的IP核符合Avalon總線規(guī)范,集成在SoPC系統(tǒng)中,綜合后時(shí)鐘頻率達(dá)到75.79M

4、Hz,需要3628個(gè)ALUT單元、11264位存儲(chǔ)器資源以及1個(gè)9位DSP單元。對(duì)于ASIC的實(shí)現(xiàn)方式,采用AMBA總線規(guī)范設(shè)計(jì)小波變換IP核,可以對(duì)其以DMA的方式進(jìn)行高效的數(shù)據(jù)傳輸。在SMIC 0.18微米工藝條件下,時(shí)鐘頻率為125MHz,總面積為3.197753mm2,總體單元數(shù)為13603。所設(shè)計(jì)的小波變換IP核能夠?qū)?shù)據(jù)進(jìn)行有效的編碼。對(duì)于無(wú)損壓縮,小波變換的結(jié)果與理論數(shù)據(jù)相符合；對(duì)于有損壓縮,重構(gòu)圖像的峰值信噪比PSNR為