機載SAR實時處理機壓縮處理的硬件設計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩76頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、合成孔徑雷達(SAR)是一種具有高分辨力的成像雷達,具有全天時和全天候工作能力,隨著SAR技術(shù)的發(fā)展,其分辨力越來越高,被廣泛應用于民用和軍事領(lǐng)域。實時成像雷達是目前各國研究的熱點領(lǐng)域,但是其數(shù)據(jù)量和運算量龐大的特點給SAR實時處理機的硬件設計提出了很高的要求。 隨著數(shù)字信號處理(DSP)技術(shù)的發(fā)展,研制出具有實時處理能力的高分辨力SAR成像處理機成為了可能。當前使用比較廣泛的SAR實時處理機平臺是基于FPGA或DSP,這兩種設

2、計方案都有各自的優(yōu)點。本文將依據(jù)具體的科研項目,詳細介紹基于FPGA的SAR實時處理機的硬件實現(xiàn),然后簡要介紹一下基于DSP的實時處理機設計。具體的研究內(nèi)容包括以下幾個方面: 1.根據(jù)SAR實時成像算法和系統(tǒng)參數(shù)要求,采用基于四片F(xiàn)PGA的設計方案,每片F(xiàn)PGA分別負責成像處理算法中的一步。 2.詳細介紹基于FPGA的距離壓縮和方位壓縮算法的軟件實現(xiàn),主要包括利用Altera公司的FFT核完成壓縮處理中的FFT/IFFT

3、,PCI本地總線的時序控制和各PCB板之間的數(shù)據(jù)傳輸。 3.詳細介紹壓縮處理板的硬件設計及測試結(jié)果,包括芯片選型,F(xiàn)PGA內(nèi)部資源的分配、FPGA的配置、PCI端口的設計、電源設計、板間并行數(shù)據(jù)端口的設計等。 4.簡要介紹一種基于ADSP-TS203S的SAR實時處理機設計方案。 本項目基于FPGA完成了SAR實時處理機的硬件設計與實現(xiàn),具有較高的民用和軍用價值。本文的工作是整個項目的核心部分,對課題的順利完成起

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論