高精度Δ-Σ轉(zhuǎn)換芯片的設(shè)計(jì).pdf

1、近年來(lái)隨著大規(guī)模集成電路、數(shù)字信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，Δ-Σ模數(shù)轉(zhuǎn)換器被廣泛應(yīng)用于傳感測(cè)量、音頻調(diào)制、能量監(jiān)視和馬達(dá)控制等多個(gè)領(lǐng)域。
　　本文旨在對(duì)高精度Δ-ΣADC芯片進(jìn)行設(shè)計(jì)研究，該芯片通過(guò)改用軌對(duì)軌折疊式共源共柵運(yùn)算放大器作為Δ-Σ調(diào)制器的積分器，增大了Δ-Σ調(diào)制器的動(dòng)態(tài)輸入范圍;利用正反饋鎖存比較器，提高了轉(zhuǎn)換速度。在0.5um的CMOS工藝下，集成Δ-ΣADC、溫度傳感和計(jì)數(shù)器等模塊，并進(jìn)行溫度傳感測(cè)量，測(cè)量結(jié)果

2、表明，其精度可達(dá)到0.1℃。就此，本論文主要開(kāi)展了以下研究工作:
　　在對(duì)一階Δ-Σ調(diào)制器原理深入解析的基礎(chǔ)上，得到Δ-ΣADC的動(dòng)態(tài)輸入范圍的計(jì)算方法，利用Matlab simulink建立了二階Δ-Σ調(diào)制器系統(tǒng)模型，對(duì)調(diào)制器電路進(jìn)行仿真和參數(shù)優(yōu)化，對(duì)其性能進(jìn)行了有效評(píng)估。
　　改進(jìn)使用軌對(duì)軌折疊式共源共柵運(yùn)算放大器作為調(diào)制器的積分器，增大了調(diào)制器的動(dòng)態(tài)輸入范圍;設(shè)計(jì)的高速比較器，將NMOS負(fù)載管交叉耦合從放大器輸出端引入

3、正反饋，提高了轉(zhuǎn)換速度。
　　采用自偏置的共源共柵結(jié)構(gòu)，設(shè)計(jì)了低溫度系數(shù)的帶隙基準(zhǔn)。通過(guò)CMOS互補(bǔ)型開(kāi)關(guān)的優(yōu)化和非重疊時(shí)鐘的使用，減小了電荷注入所引起的采樣誤差，提高了積分器的轉(zhuǎn)換精度。
　　利用Cadence的Virtoso Layout Editor工具對(duì)芯片進(jìn)行版圖設(shè)計(jì)，通過(guò)了基本的版圖驗(yàn)證;介紹了芯片封裝技術(shù)的發(fā)展及工藝流程，選用了小體積的SOP-8封裝，以低成本實(shí)現(xiàn)了高精度的溫度檢測(cè)，解決了傳統(tǒng)的溫度傳感芯片價(jià)格

4、和性能的矛盾;并進(jìn)行樣片的生產(chǎn)、封裝和測(cè)試。
　　研究對(duì)比了各種A/D轉(zhuǎn)換技術(shù)，完成了14bit二階Δ-Σ調(diào)制器的設(shè)計(jì)。其采樣時(shí)鐘為0.4MHz，過(guò)采樣率為256，信噪比達(dá)到82dB，仿真分辨率為0.0305℃;對(duì)樣片測(cè)試，從測(cè)試結(jié)果看，該芯片在-50℃～150℃的工作范圍內(nèi)，具有很好的線性度，其精度可以達(dá)到0.1℃。
　　Δ-Σ轉(zhuǎn)換芯片以其噪聲小、抗干擾能力強(qiáng)、分辨率高、線性度好、成本低等優(yōu)點(diǎn)得到廣泛應(yīng)用，從傳感測(cè)量到音頻