Hot Carriers Injection in Advanced Deep Sub-micron MOSFETs.pdf

1、本研究工作采用電荷泵(CP)和柵控二極管(GD)技術(shù)，分別探討了先進(jìn)深亞微米NMOSFETS襯底偏壓增強(qiáng)電子注入(Substrate enhanced electron injection，SEEI)效應(yīng)和高壓nDeMOS器件的熟載流子退化機(jī)制。另外，建立了四種電荷泵技術(shù)，可以分別有效地扣除超薄柵氧化層的漏電，從而準(zhǔn)確地測(cè)量超薄柵氧化CMOS器件的界面缺陷密度。
　　 首先，深入分析了CP測(cè)量過(guò)程中漏電流的根源，并建立了High

2、-low multi-frequency(HLMF)， Incremental frequency CP(IFCP)，Integrity CP methodology(ICP)， Averagebottom-top-pulse(ABTP)等四種應(yīng)用于測(cè)量超薄柵氧化CMOS器件界面缺陷密度的CP技術(shù)。結(jié)果表明，在電荷泵技術(shù)測(cè)量過(guò)程中，這四種改進(jìn)的CP技術(shù)都能夠非常有效地扣除漏電流。同時(shí)，本工作也討論了CP電流-電壓曲線的典型特征。由于AB

3、TP和ICP技術(shù)采用靜態(tài)方法扣除漏電流，所以在CP電流-電壓曲線(Vbase模式)的負(fù)端出現(xiàn)大的噪聲。另外，在CP測(cè)量過(guò)程中，由于能夠響應(yīng)的界面缺陷密度和漏電流取決于CP頻率，因此，在CP電流-電壓曲線(Vbase模式)的負(fù)端，IFCP技術(shù)所得到的CP電流小于HLMF的CP電流。通過(guò)比較，我們發(fā)現(xiàn)HLMF具有更高的精度，可以作為用于提升表征超薄柵氧化CMOS器件界面缺陷精度的一種重要技術(shù)。
　　 其次，探討了在Conventio

4、nal maximum substrate current Ib，max，Electronic gate current Ig(HE)and Substrate enhanced electron injection(SEEI)等各種應(yīng)力條件下，先進(jìn)深亞微米NMOSFETS熱載流子退化的物理機(jī)制。結(jié)果發(fā)現(xiàn)，在各種應(yīng)力條件下，界面缺陷的產(chǎn)生是深亞微米NMOSFETS熱載流子退化的主導(dǎo)機(jī)制。進(jìn)而采用CP和GD技術(shù)，研究了在AC應(yīng)力條件下，S

5、EEI對(duì)柵氧化層損傷的物理行為。結(jié)果表明在AC應(yīng)力條件下，界面缺陷的產(chǎn)生也是深亞微米NMOSFETS熱載流子退化的主導(dǎo)機(jī)制。但與DC應(yīng)力條件相比，在AC應(yīng)力條件下，由于SEEI的恢復(fù)效應(yīng)，深亞微米NMOSFETS電學(xué)參數(shù)的衰減偏小。另外，采用On-the-fly和Chargepumping spot measurement技術(shù)研究了二次碰撞離化的恢復(fù)效應(yīng)，結(jié)果發(fā)現(xiàn)Idlin的恢復(fù)直接歸因于界面缺陷的鈍化。
　　 最后，對(duì)于非對(duì)稱

6、nDeMOS器件，首次發(fā)現(xiàn)它的最嚴(yán)重?zé)彷d流子退化的應(yīng)力條件發(fā)生在柵電流峰值處(Ig,max)，而不是發(fā)生在襯底電流峰值處(Ib，max)和Vgs=Vds(HE)。通過(guò)運(yùn)用CP和GD技術(shù)，探討了在各種柵壓偏置條件下，非對(duì)稱nDeMOS器件的熱載流子退化機(jī)制。結(jié)果表明，對(duì)于Ig,max應(yīng)力條件，在柵/NGRD和Spacer/NGRD區(qū)域，界面缺陷的產(chǎn)生是器件熱載流子退化的主導(dǎo)機(jī)制。而對(duì)于Ib，max和HE應(yīng)力條件，界面缺陷的產(chǎn)生和電子注入將