基于片上網(wǎng)絡的系統(tǒng)芯片研究.pdf

1、很多數(shù)字信號處理(DSP)應用和算法中存在固有的并行性，設計者通常使用多個DSP處理器芯片并行計算，來提高數(shù)字信號處理系統(tǒng)的性能。微電子加工技術(shù)的進步，使單個系統(tǒng)芯片(SoC)上可以集成多個DSP處理器，而單個DSP處理器在性能提高方面遇到了結(jié)構(gòu)上的瓶頸。目前的研究認為，采用片上網(wǎng)絡互連多處理器(NetCMP)結(jié)構(gòu)的DSP處理器SoC能夠更高效地提高單個DSP處理器的性能，更好地滿足軍事和民用高端領域的需要。 本文以國防“十五”

2、預研課題41308010307和國防基礎研究課題k1800060504為背景，在完成了“通用DSP處理器-龍騰D1”軟核的工作基礎上，系統(tǒng)研究了片上網(wǎng)絡結(jié)構(gòu)和采用NetCMP結(jié)構(gòu)的“龍騰DN”處理器模型。仿真結(jié)果表明，“龍騰DN”處理器能有效地提高對DSP應用的處理能力。 論文的主要工作和創(chuàng)新點如下： 1、在國防“十五”預研課題的資助下，作為主要完成人之一，完成了具有自主知識產(chǎn)權(quán)的控制增強型通用DSP處理器軟核-龍騰D1

3、處理器的設計工作。龍騰D1處理器軟核以FPGA的方式通過了驗證，并已在第三方的MP3音頻處理SoC中獲得應用。龍騰D1處理器軟核采用TSMC0.25μmCMOS工藝，主頻超過150MHz，性能達到150MMAC，集成度為32萬晶體管。 2、提出了一種兩級動態(tài)功耗管理(TLDPM)模型。該模型第一級采用積分跟隨預測算法，第二級采用適應性微分調(diào)節(jié)策略，能夠更加準確地預測處理器的空閑周期，使處理器節(jié)省更多的功耗。仿真結(jié)果表明，TLDP

4、M模型降低的功耗比典型預測算法提高了52.9﹪～89.5﹪。 3、提出了基于局部負載概率的片上網(wǎng)絡功耗模型(NPower)和時延模型(NDelay)，據(jù)此分析了三種典型片上網(wǎng)絡結(jié)構(gòu)，表明在網(wǎng)絡規(guī)模相同的情況下，多層Mesh比二維Mesh最多可降低49.0﹪的功耗和54.2﹪的時延，比快速立方體最多可降低47.1﹪的功耗和62.5﹪的時延，說明多層Mesh是較優(yōu)的片上網(wǎng)絡結(jié)構(gòu)。 4、提出了一種雙路由器多層Mesh(Doub

5、le-RouterHierarchicalMesh，DRHM)結(jié)構(gòu)，采用局部和遠程兩個路由器，降低了多層Mesh的時延和功耗；仿真結(jié)果表明，比單路由器多層Mesh結(jié)構(gòu)的功耗降低31.4﹪，時延降低30.6﹪，增加的鏈路資源不超過15.4﹪。 5、提出了多個DSP處理器通過雙路由器多層Mesh(DRHM)網(wǎng)絡互連組成的NetCMP結(jié)構(gòu)處理器-龍騰DN處理器模型。在該模型中，每個DSP處理器通過局部路由器共享相鄰處理器的一級存儲器；