高速兩階sigma-delta調(diào)制器的研究與設(shè)計(jì).pdf

1、過采樣∑-△A/D調(diào)制技術(shù)廣泛應(yīng)用于數(shù)?；旌想娐分?，相對于其它A/D轉(zhuǎn)換器，∑-△A/D具有抗干擾能力強(qiáng)，量化噪聲小，分辨率高和線性度好的優(yōu)點(diǎn)，是目前A/D轉(zhuǎn)換器研究中的一個(gè)熱點(diǎn)。 本文對兩階∑-△調(diào)制器的原理進(jìn)行了深入的分析，并在此基礎(chǔ)上設(shè)計(jì)了一個(gè)14bits精度，采樣頻率8MHz，過采樣率為256的高速兩階調(diào)制器。本文第一章介紹了本課題的背景及主要工作。第二章介紹∑-△調(diào)制器的基本原理。第三章從噪聲分配出發(fā)，推導(dǎo)出合理的噪聲

2、分配下，各單元模塊的具體參數(shù)要求。具體包括采樣電容和積分電容的最小值，開環(huán)運(yùn)放直流增益及運(yùn)放閉環(huán)帶寬的設(shè)計(jì)要求，比較器的設(shè)計(jì)要求，開關(guān)管的設(shè)計(jì)要求等等。第四章主要講述了具體電路實(shí)現(xiàn)、優(yōu)化及仿真，并給出了仿真結(jié)果和結(jié)論。具體包括了運(yùn)放、比較器、bandgap、開關(guān)管、兩相時(shí)鐘電路的電路實(shí)現(xiàn)，并給出了相應(yīng)的仿真結(jié)果。第五章對該調(diào)制器適用的應(yīng)用環(huán)境進(jìn)行了探討，并進(jìn)行總結(jié)。調(diào)制器的整體電路采用上華0.6全CMOS工藝，其與DSP處理芯片相結(jié)合，