直擴(kuò)系統(tǒng)中多窄帶干擾抑制算法研究及系統(tǒng)實現(xiàn).pdf

1、直接序列擴(kuò)頻通信系統(tǒng)其抗干擾能力由擴(kuò)頻增益決定，可以通過增加擴(kuò)頻碼長和帶寬來增加擴(kuò)頻增益，但由于帶寬和技術(shù)方面的限制擴(kuò)頻增益總是有限的。窄帶干擾由于其功率譜密度比寬帶干擾高得多，所以它對DSSS系統(tǒng)的破壞性很強(qiáng)，僅靠系統(tǒng)自身的抗干擾能力很難保證系統(tǒng)正常工作。因此需引入自適應(yīng)干擾抑制技術(shù)?！　≡撐脑敿?xì)介紹和分析了時域線性自適應(yīng)濾波技術(shù)、時域非線性自適應(yīng)濾波技術(shù)、時域新自適應(yīng)算法和頻域自適應(yīng)濾波技術(shù)的原理和性能，并且使用計算機(jī)進(jìn)行了仿真。

2、由于時域算法的實時性很難達(dá)到，而頻域算法不但對多窄帶干擾的抑制性能較好，而且算法中的快速傅立葉變換(FFT)在實際中也容易實現(xiàn)，整個算法的實時性容易達(dá)到，文中選用頻域算法在硬件系統(tǒng)上進(jìn)行實現(xiàn)?！　≡撐奶岢隽艘环N基于數(shù)字中頻技術(shù)的直擴(kuò)系統(tǒng)多窄帶干擾抑制器實現(xiàn)方案，并且使用CadencePSD設(shè)計原理圖和PCB布線。中頻信號通過高速A/D芯片進(jìn)行中頻欠采樣后送入數(shù)字下變頻(DDC)芯片，將信號搬到基帶并且將采樣速率降為chip速率的2倍送

3、入FIFO進(jìn)行緩沖，當(dāng)FIFO中的數(shù)據(jù)滿時通知DSP啟動DMA從FIFO讀一塊數(shù)據(jù)進(jìn)行窄帶干擾抑制，處理完后的數(shù)據(jù)通過DSP中的串口輸出。數(shù)字下變頻芯片使用FPGA來配置，配置程序由DSP的定時器0輸出一個正脈沖來啟動?！　∽詈笤贑CS軟件開發(fā)平臺上實現(xiàn)了頻域自適應(yīng)抑制算法。程序由兩部分構(gòu)成，主程序采用C語言配置DSP和各外設(shè)的控制寄存器;核心處理程序采用C程序調(diào)用匯編子程序的方法實現(xiàn)。匯編子程序使用線性匯編通過匯編優(yōu)化器進(jìn)行優(yōu)化得到