軟件和硬件相結(jié)合的MP3芯片低功耗實(shí)現(xiàn).pdf

1、MP3音樂(lè)壓縮格式為MPEG所制定的數(shù)位音響壓縮標(biāo)準(zhǔn)，因其優(yōu)越性已被廣泛地應(yīng)用于網(wǎng)絡(luò)和各種多媒體便攜系統(tǒng)中，迄今仍是主流音頻格式。曾經(jīng)紅極一時(shí)的MP3播放器，歷經(jīng)數(shù)載，在市場(chǎng)的考驗(yàn)下，經(jīng)過(guò)調(diào)查得出一個(gè)結(jié)論：音質(zhì)好和待機(jī)長(zhǎng)的MP3播放器才能贏得市場(chǎng)。而目前MP3播放器的音質(zhì)普遍都是80dB～95dB，相差無(wú)幾，關(guān)鍵就在于待機(jī)時(shí)間，也就是MP3播放器內(nèi)芯片SoC（System on Chip）的低功耗問(wèn)題。
　　SoC低功耗技術(shù)，從降

2、低系統(tǒng)工作電壓，到改進(jìn)模擬放大器功耗，再到改進(jìn)數(shù)字電路功耗，常規(guī)技術(shù)方法已經(jīng)用盡但功耗還需進(jìn)一步降低，不得不把目光放到軟件和硬件相結(jié)合的策略上：在算法層上做文章，分析和改進(jìn)MP3解碼算法，在保證音質(zhì)的前提下，優(yōu)化運(yùn)算步驟，減少運(yùn)算量，降低processor的負(fù)擔(dān)，協(xié)調(diào)軟件和硬件的有效工作，從而達(dá)到降低工作動(dòng)態(tài)功耗的目標(biāo)。
　　本文基于已上市的一顆MP3芯片進(jìn)行研究，通過(guò)對(duì)MP3解碼步驟的詳細(xì)分析，統(tǒng)計(jì)解碼過(guò)程中運(yùn)算和功耗的分布，將

3、其CPU加DSP雙核架構(gòu)改為了單CPU加硬件解碼模塊的架構(gòu)，也就是將軟件解碼改為了硬件解碼，由硬件負(fù)責(zé)較大的運(yùn)算作業(yè)，解決了軟件對(duì)于矩陣運(yùn)算不足的問(wèn)題。在硬件模塊設(shè)計(jì)中，結(jié)合坐標(biāo)軸旋轉(zhuǎn)數(shù)位計(jì)算方法（CORDIC），將逆改良型離散余弦變換（IMDCT）和綜合濾波器組（Synthesis Filter Bank）中的矩陣轉(zhuǎn)換（Matrixing）進(jìn)行優(yōu)化，減少了原算法中至少25％以上的乘法和加法，設(shè)計(jì)成循環(huán)式硬件模塊，僅需要14Mhz時(shí)鐘頻

4、率即可工作，大大降低了硬件解碼時(shí)的動(dòng)態(tài)功耗。引入新的地址總線，優(yōu)化了內(nèi)存地址訪問(wèn)的翻轉(zhuǎn)頻率，在芯片內(nèi)減少了長(zhǎng)距離地址傳輸?shù)墓?。重新編?xiě)C語(yǔ)言控制程序，優(yōu)化系統(tǒng)解碼流程，并且動(dòng)態(tài)調(diào)整各個(gè)模塊的時(shí)鐘頻率。最后通過(guò)FPGA驗(yàn)證和EDA工具對(duì)數(shù)字電路功耗預(yù)估，確認(rèn)了改進(jìn)后功能的正確性和功耗降低的準(zhǔn)確性，芯片總工作電流（數(shù)字電路電流加模擬電路電流）從原來(lái)的18.7mA降低到改進(jìn)后的13.3mA，數(shù)字電路功耗降幅高達(dá)近45%，實(shí)現(xiàn)預(yù)期目標(biāo)。