海洋監(jiān)測(cè)終端中基于fpga的視頻采集與h.264編碼關(guān)鍵技術(shù)實(shí)現(xiàn)

1、橐萎大學(xué)工程碩士專業(yè)學(xué)位論文海洋監(jiān)測(cè)終端中基于FPGA的視頻采集與H264編碼關(guān)鍵技術(shù)實(shí)現(xiàn)VideoAcquisitionandImplementationoftheKeyTechnologyofH264CodingBasedonFPGAinMarineMonitoringTerminal作者姓名：重送指導(dǎo)教師：鄭佳壹副塾拯領(lǐng)域名稱：童通運(yùn)輸王程學(xué)位授予單位：集差太堂論文答辯日期：壘Q羔墨生魚旦!曼旦海洋監(jiān)測(cè)終端中基于FPGA的視頻采集

2、與H264編碼關(guān)鍵技術(shù)實(shí)現(xiàn)摘要隨著視頻編解碼技術(shù)和集成電路設(shè)計(jì)技術(shù)的不斷發(fā)展，視頻編解碼標(biāo)準(zhǔn)的產(chǎn)業(yè)化，特別是硬件實(shí)現(xiàn)技術(shù)將逐漸走向成熟，并且成為新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)?；贖264／AVC、H265／HEVC和AVS關(guān)鍵技術(shù)的硬件設(shè)計(jì)和實(shí)現(xiàn)工作具有非常重要的理論和實(shí)際意義。本文首先對(duì)H264／AVC編碼器以及視頻采集技術(shù)進(jìn)行研究，重點(diǎn)對(duì)整數(shù)變換、量化和幀內(nèi)預(yù)測(cè)三個(gè)關(guān)鍵模塊進(jìn)行了詳細(xì)的理論分析；接著設(shè)計(jì)了變化量化及其殘差重構(gòu)模塊和幀內(nèi)預(yù)測(cè)模塊的硬

3、件流水結(jié)構(gòu)；最后使用VerilogHDL語言進(jìn)行硬件電路設(shè)計(jì)，在ModelSim102仿真軟件上進(jìn)行功能仿真驗(yàn)證，選擇在Xilinx公司Kintex7系列的FPGA芯片上使用Vivado綜合工具完成對(duì)各個(gè)模塊的綜合實(shí)現(xiàn)，并且給出相應(yīng)模塊仿真結(jié)果和資源消耗情況。本項(xiàng)目還對(duì)H265／HEVC整數(shù)變換和幀內(nèi)預(yù)測(cè)計(jì)算模塊進(jìn)行深入研究，完成了各模塊的結(jié)構(gòu)設(shè)計(jì)和FPGA實(shí)現(xiàn)。與一般的H265／HEVC的NN尺寸DCT／IDCT模塊一個(gè)周期處理N個(gè)像

4、素點(diǎn)不同，本設(shè)計(jì)的DCT／IDCT在44、88、1616、3232尺寸塊中一個(gè)周期分別處理16、8、8、8個(gè)像素點(diǎn)；并且簡(jiǎn)化DCT／IDCT算法，采用無乘法器的設(shè)計(jì)方法降低資源開銷。綜合實(shí)現(xiàn)結(jié)果表明：本設(shè)計(jì)的H265／HEVC整數(shù)DCT和IDCT模塊的時(shí)序滿足主頻250MHz下并行處理40個(gè)像素點(diǎn)的要求，處理能力可達(dá)到10Gpixel／s；其中，DCT模塊消耗18638個(gè)LUT，IDCT模塊消耗31656個(gè)LUT，占用xc7k410ff