2017畢業(yè)論文-數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)

1、<p><b>　　鄭重申明</b></p><p>　　本人呈交的畢業(yè)實(shí)習(xí)報(bào)告（設(shè)計(jì)），是在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行實(shí)習(xí)和研究工作所取得的成果，所有數(shù)據(jù)、圖片資料真實(shí)可靠。盡我所知，除文中已經(jīng)注明引用的內(nèi)容外，本畢業(yè)實(shí)習(xí)報(bào)告（設(shè)計(jì)）的成果不包含他人享有著作權(quán)的內(nèi)容。對(duì)本畢業(yè)實(shí)習(xí)報(bào)告（設(shè)計(jì)）所涉及的實(shí)習(xí)和研究工作做出貢獻(xiàn)的其他個(gè)人和集體，均已在文中以明確的方式標(biāo)明。本畢業(yè)實(shí)習(xí)報(bào)告（設(shè)

2、計(jì)）的知識(shí)產(chǎn)權(quán)歸屬于作者與培養(yǎng)單位。</p><p><b>　　摘要</b></p><p>　　文章介紹了一種數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)以單片機(jī)89C52為中心,采用兩片AT628128存儲(chǔ)芯片(128KB)構(gòu)成256KB 的外部存儲(chǔ)器來(lái)存放采集的語(yǔ)音數(shù)據(jù)，前端語(yǔ)音信號(hào)采集部分采用ADC0809實(shí)現(xiàn)模數(shù)轉(zhuǎn)換，后端語(yǔ)音信號(hào)回放部分采用ADC9764實(shí)

3、現(xiàn)數(shù)模轉(zhuǎn)換，通過(guò)鍵盤(pán)等接口電路實(shí)現(xiàn)人機(jī)交互，單片機(jī)工作在中斷查詢(xún)模式，能夠快速響應(yīng)按鍵要求，以控制系統(tǒng)的語(yǔ)音信號(hào)采集開(kāi)始、存儲(chǔ)和回放等。同時(shí)，外圍電路輔以帶通濾波器和放大器等電路對(duì)信號(hào)進(jìn)行濾波放大，實(shí)現(xiàn)了語(yǔ)音信號(hào)的高保真度存儲(chǔ)與回放。</p><p>　　關(guān)鍵詞：?jiǎn)纹瑱C(jī);語(yǔ)音存儲(chǔ);語(yǔ)音回放</p><p><b>　　目錄</b></p><p&g

4、t;　　1 前言 ………………………………………………………………………… 4</p><p>　　2 系統(tǒng)總體方案設(shè)計(jì) ………………………………………………………… 5</p><p>　　3 語(yǔ)音信號(hào)的數(shù)字化</p><p>　　3.1語(yǔ)音信號(hào)的前端處理 …………………………………………………7</p><p>　　3.2采樣理論 ………

5、………………………………………………………7</p><p>　　3.2.1采樣………………………………………………………………7</p><p>　　3.2.2量化………………………………………………………………8</p><p>　　3.2.3編碼………………………………………………………………8</p><p>　　3.3 A/D轉(zhuǎn)換器

6、的設(shè)計(jì)………………………………………………………9</p><p>　　3.3.1常見(jiàn)A/D轉(zhuǎn)換器種 ………………………………………………9</p><p>　　3.3.2系統(tǒng)設(shè)計(jì)對(duì)A/D轉(zhuǎn)換器的要求…………………………………10</p><p>　　3.3.3模數(shù)轉(zhuǎn)換芯片ADC0809簡(jiǎn)介……………………………………10</p><p>&

7、lt;b>　　4 語(yǔ)音信號(hào)的存儲(chǔ)</b></p><p>　　4.1存儲(chǔ)方案的選擇………………………………………………………12</p><p>　　4.2 FIFO特點(diǎn)簡(jiǎn)介………………………………………………………13</p><p>　　4.3擴(kuò)展SRAM仿真FIFO…………………………………………………13</p><p&

8、gt;<b>　　5 語(yǔ)音信號(hào)的回放</b></p><p>　　5.1數(shù)模轉(zhuǎn)換器設(shè)計(jì)………………………………………………………14</p><p>　　5.1.1 AD9764芯片簡(jiǎn)介……………………………………………14</p><p>　　5.1.2 AD9764芯片的工作原理……………………………………15</p><

9、;p>　　6 軟件設(shè)計(jì)……………………………………………………………………17</p><p>　　參考文獻(xiàn) ………………………………………………………………………19</p><p>　　致謝 ……………………………………………………………………………20</p><p><b>　　第一章 前言</b></p><

10、p>　　目前,許多應(yīng)用系統(tǒng)中都需要語(yǔ)音存儲(chǔ)和回放處理。按照經(jīng)典的信號(hào)與系統(tǒng)理論，語(yǔ)音信號(hào)為模擬信號(hào)；而計(jì)算機(jī)系統(tǒng)建立在二進(jìn)制基礎(chǔ)上，使用的是數(shù)字信號(hào)。那么，利用計(jì)算機(jī)處理語(yǔ)音信號(hào)就必須先將其數(shù)字化，并將其儲(chǔ)存、實(shí)現(xiàn)回放。此次畢業(yè)設(shè)計(jì)的重點(diǎn)在于研究語(yǔ)音信號(hào)數(shù)字化的理論與方法，以為例，具體闡述從采集語(yǔ)音信號(hào)到儲(chǔ)存，再到回放的整個(gè)流程；實(shí)現(xiàn)語(yǔ)音信號(hào)的數(shù)字化儲(chǔ)存與回放。若用專(zhuān)用的語(yǔ)音芯片來(lái)處理,有時(shí)會(huì)缺乏靈活性,難以滿(mǎn)足不同場(chǎng)合的需要。本

11、文介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)中,沒(méi)有使用專(zhuān)用的語(yǔ)音處理芯片,不需擴(kuò)展接口電路,只利用一般的單片機(jī)測(cè)控系統(tǒng)中都有的硬件電路(如A /D、D /A、存儲(chǔ)器等) ,就能完成語(yǔ)音信號(hào)的數(shù)字化處理,即能完成語(yǔ)音的存儲(chǔ)與回放,實(shí)現(xiàn)單片機(jī)測(cè)控系統(tǒng)的語(yǔ)音提示報(bào)警及語(yǔ)音提示操作等。</p><p>　　第二章　系統(tǒng)總體方案設(shè)計(jì)</p><p>　　語(yǔ)音是一種非常有用的信息載體，人們一直在尋找可靠的記錄處理語(yǔ)音

12、信號(hào)的方法。音樂(lè)盒是通過(guò)上發(fā)條的滾輪上不同位置的突起來(lái)帶動(dòng)簧片發(fā)出事先設(shè)計(jì)好的樂(lè)音，這是通過(guò)機(jī)械的方法實(shí)現(xiàn)了語(yǔ)音信號(hào)的記錄（有計(jì)劃地在滾輪上設(shè)置突起）、回放（簧片發(fā)出樂(lè)音）。留聲機(jī)、磁帶等是靠磁頭處的電位變化記錄或回放語(yǔ)音信號(hào)的。而隨著計(jì)算機(jī)技術(shù)的發(fā)展與普及，利用計(jì)算機(jī)處理語(yǔ)音信號(hào)已經(jīng)被廣泛應(yīng)用。</p><p>　　人耳能聽(tīng)到的聲音頻率范圍為20Hz～20kHz,而一般語(yǔ)音頻率最高為3. 4kHz。數(shù)字化語(yǔ)音存

13、儲(chǔ)與回放系統(tǒng)的基本思想是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A /D)轉(zhuǎn)換成數(shù)字信號(hào),再通過(guò)單片機(jī)控制存儲(chǔ)在存儲(chǔ)器中;回放時(shí),由單片機(jī)控制將數(shù)據(jù)從存儲(chǔ)器中讀出,然后通過(guò)數(shù)模轉(zhuǎn)換器(D /A)轉(zhuǎn)換成模擬信號(hào),經(jīng)放大在揚(yáng)聲器(或耳機(jī))上輸出語(yǔ)音。本系統(tǒng)以單片機(jī)89C52 為控制器。由于89C52最大只能尋址64KB 的范圍,故而系統(tǒng)另配了兩片AT628128存儲(chǔ)芯片(128KB)構(gòu)成256KB 的外部存儲(chǔ)器來(lái)存放采集的語(yǔ)音數(shù)據(jù)。根據(jù)“奈奎斯特采樣

14、定理”, 采樣頻率必須大于模擬信號(hào)最高頻率的兩倍,由于語(yǔ)音信號(hào)頻率為300Hz～3. 4kHz,所以選取采樣頻率為8kHz,理論上即可不失真地回放輸入的語(yǔ)音信號(hào)。具體的系統(tǒng)總體框圖參見(jiàn)圖2-1。</p><p>　　圖2-1 系統(tǒng)總體方案設(shè)計(jì)</p><p>　　整個(gè)系統(tǒng)分為數(shù)字和模擬兩大部分。模擬電路主要由電壓放大、功率放大及濾波器組成。數(shù)字電路以單片機(jī)89C52 為核心, 擴(kuò)展256K

15、B 的RAM存儲(chǔ)器,外加A /D、D /A及鍵盤(pán)等外圍電路構(gòu)成。</p><p><b>　　單片機(jī)芯片簡(jiǎn)介</b></p><p>　　由于本系統(tǒng)采集語(yǔ)音信號(hào)頻率較低，且邏輯比較簡(jiǎn)單，從性?xún)r(jià)比的角度選用單片機(jī)比較適合，如選用FPGA、CPLD等可編程邏輯器件，雖然也能完成控制功能，但是系統(tǒng)設(shè)計(jì)成本將會(huì)直線(xiàn)上升，綜合考量系統(tǒng)需求，采用市面上應(yīng)用廣泛、設(shè)計(jì)成熟的AT89

16、C52作為控制芯片，它是一種低電壓、高性能CMOS 8位單片機(jī)，片內(nèi)含8KB的可反復(fù)檫寫(xiě)的程序存儲(chǔ)器和12B的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），器件采用高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS-51指令系統(tǒng)，片內(nèi)配置通用8位中央處理器（CPU）和Flash存儲(chǔ)單元，功能強(qiáng)大的AT89C52單片機(jī)可靈活應(yīng)用于各種控制領(lǐng)域。其主要工作特性是：</p><p>　　片內(nèi)程序存儲(chǔ)器內(nèi)含8KB的Flash程序存儲(chǔ)器，可擦寫(xiě)

17、壽命為1000次；</p><p>　　片內(nèi)數(shù)據(jù)存儲(chǔ)器內(nèi)含256字節(jié)的RAM；</p><p>　　具有32根可編程I/O口線(xiàn)；</p><p>　　具有3個(gè)可編程定時(shí)器；</p><p>　　中斷系統(tǒng)是具有8個(gè)中斷源、6個(gè)中斷矢量、2個(gè)級(jí)優(yōu)先權(quán)的中斷結(jié)構(gòu)；</p><p>　　串行口是具有一個(gè)全雙工的可編程串行通信口

18、；</p><p>　　具有一個(gè)數(shù)據(jù)指針DPTR；</p><p>　　低功耗工作模式有空閑模式和掉電模式；</p><p>　　具有可編程的3級(jí)程序鎖定位；</p><p>　　工作電源電壓為5（1+0.2）V，且典型值為5V；</p><p>　　最高工作頻率為24MHz。</p><p>

19、　　第三章 語(yǔ)音信號(hào)的數(shù)字化</p><p>　　3.1語(yǔ)音信號(hào)的前端處理</p><p>　　由于經(jīng)拾音器輸入的語(yǔ)音信號(hào)比較微弱,而模數(shù)轉(zhuǎn)換器ADC0809的工作電壓在0～ + 5V范圍內(nèi),故而在采集語(yǔ)音信號(hào)前,先要對(duì)其進(jìn)行增益放大。本系統(tǒng)采用LM353作為運(yùn)算放大器1,將語(yǔ)音信號(hào)放大至- 2. 5V～ + 2. 5V,再通過(guò)+ 2. 5V電平位移,使信號(hào)電壓在0～ + 5V范圍內(nèi),滿(mǎn)

20、足A /D轉(zhuǎn)換的要求?？紤]整流、濾波后的紋波對(duì)揚(yáng)聲器輸出的影響,本系統(tǒng)采用運(yùn)算放大器2 (LM386)作功率放大器。由于運(yùn)算放大器對(duì)電源電壓具有很強(qiáng)的抑制能力,不僅可大大減小揚(yáng)聲器輸出端的紋波電壓,同時(shí)驅(qū)動(dòng)揚(yáng)聲器放出聲音。另外,為了能實(shí)現(xiàn)手動(dòng)音量調(diào)節(jié),放大器2的輸入端加上一個(gè)50kΩ的電位器,以便調(diào)整音量。</p><p>　　為了濾除不必要的干擾及雜波,系統(tǒng)前向通道和后向通道中各設(shè)計(jì)了一個(gè)通帶為300Hz～3.

21、 4kHz的帶通濾波器。由于人的語(yǔ)音頻段在10kHz以下,對(duì)于濾波的均衡度要求不高,所以本系統(tǒng)通過(guò)LM353制作一階濾波器進(jìn)行濾波。此一階帶通濾波器由一個(gè)低通濾波器和一個(gè)高通濾波器串聯(lián)而成,其中低通濾波器能濾除3. 4kHz以上的頻率信號(hào),減少了因8kHz的采樣率引起的混疊失真;高通濾波器能濾除300Hz以下的頻率信號(hào),減少了低頻信號(hào)尤其是工頻的影響,大大提高了系統(tǒng)的信噪比。</p><p><b>　

22、　3.2采樣理論</b></p><p>　　信息從物理特征上分為：模擬信號(hào)與數(shù)字信號(hào)。話(huà)筒輸出的話(huà)音信號(hào)屬于模擬信號(hào)；而計(jì)算機(jī)數(shù)據(jù)屬于數(shù)字信號(hào)。若輸入是模擬信號(hào)（例如語(yǔ)音信號(hào)），則在數(shù)字系統(tǒng)（例如計(jì)算機(jī)系統(tǒng)）的編碼部分需要對(duì)輸入信號(hào)進(jìn)行數(shù)字化，或稱(chēng)為“模/數(shù)”變換，將模擬信號(hào)變?yōu)閿?shù)字信號(hào)，以便在數(shù)字系統(tǒng)中繼續(xù)加以處理。數(shù)字化過(guò)程包括三個(gè)步驟：采樣，量化和編碼。</p><p>

23、;<b>　　3.2.1 采樣</b></p><p>　　模擬信號(hào)首先被采樣。通常抽樣是按照等時(shí)間間隔進(jìn)行的，雖然在理論上并不是必須如此的。模擬信號(hào)被抽樣后，成為抽樣信號(hào)，它在時(shí)間上是離散的，但是在其數(shù)值仍然是連續(xù)的，所以是離散模擬信號(hào)。根據(jù)奈奎斯特采樣定理，采樣頻率必須超過(guò)信號(hào)最高頻率的2倍才能無(wú)失真的恢復(fù)出原模擬信號(hào)，假設(shè)對(duì)一個(gè)音頻信號(hào)（20Hz～20kHz）進(jìn)行采樣，那么用40KHz

24、的時(shí)鐘就可以了，比如PC的聲卡采樣頻率就是44.1kHz。</p><p><b>　　圖3-1 抽樣信號(hào)</b></p><p><b>　　3.2.2 量化</b></p><p>　　數(shù)據(jù)采集系統(tǒng)的主要功能之一是把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，這個(gè)過(guò)程就是量化。量化，就是用一基本量對(duì)和基本量具有同一量綱的模擬量進(jìn)行比較的過(guò)

25、程，其輸入是連續(xù)的模擬信號(hào)，輸出是一系列離散的數(shù)字信號(hào)。</p><p>　　在量化過(guò)程中所使用的基本量稱(chēng)為量化電平(Quantized Level)，它是滿(mǎn)量程電壓(VFSR)與2N的比值，其中N為數(shù)字信號(hào)的二進(jìn)制位數(shù)，也是ADC的分辨率。量化電平一般用Q來(lái)表示，即Q=VFSR/2N</p><p>　　從上式可以看出，Q由VFSR和2N所決定，是能夠量化的最小單位，也是經(jīng)過(guò)ADC后輸出

26、的數(shù)字信號(hào)的分辨率。</p><p>　　圖3-2 量化信號(hào)</p><p><b>　　3.2.3 編碼</b></p><p>　　量化得到的數(shù)字信號(hào)的幅度對(duì)應(yīng)于采樣點(diǎn)的模擬信號(hào)的幅度，但每一個(gè)數(shù)字信號(hào)必須進(jìn)行編碼以變成計(jì)算機(jī)可識(shí)別的二進(jìn)制數(shù)。采用的編碼方式不同，得到的二進(jìn)制數(shù)顯然不同。常用的編碼方式有單極性二進(jìn)制編碼和BCD編碼等。實(shí)際

27、上，現(xiàn)有的ADC芯片輸出的數(shù)字信號(hào)一般是己經(jīng)過(guò)編碼以后的二進(jìn)制數(shù)，用戶(hù)不必再考慮編碼的問(wèn)題。</p><p>　　圖3-3 編碼信號(hào)</p><p>　　3.3 A/D轉(zhuǎn)換器的設(shè)計(jì)</p><p>　　A/D轉(zhuǎn)換器是將語(yǔ)音信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)的關(guān)鍵部件，其主要參數(shù)有采樣頻率、采樣位數(shù)和抗干擾性能等。隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展和計(jì)算機(jī)技術(shù)在工業(yè)領(lǐng)域的廣泛應(yīng)用，

28、A/D轉(zhuǎn)換器的新設(shè)計(jì)思想和制造技術(shù)層出不窮。為滿(mǎn)足各種不同的檢測(cè)和控制任務(wù)的需要，大量結(jié)構(gòu)不同、性能各異的A/D轉(zhuǎn)換電路應(yīng)運(yùn)而生。不同的數(shù)據(jù)采集場(chǎng)合往往選用的ADC器件也不同。</p><p>　　3.3.1 常見(jiàn)A/D轉(zhuǎn)換器種類(lèi)</p><p>　　A/D轉(zhuǎn)換器的種類(lèi)很多，按工作原理不同分為直接A/D轉(zhuǎn)換器和間接A/D轉(zhuǎn)換器兩類(lèi)，直接ADC可以將模擬信號(hào)直接轉(zhuǎn)換為數(shù)字信號(hào)，這類(lèi)ADC具有

29、較快的轉(zhuǎn)換速度，其典型電路有快閃型和逐次比較型A/D轉(zhuǎn)換器；而間接ADC則是先將模擬信號(hào)轉(zhuǎn)換為某一中間變量（時(shí)間、頻率、脈沖寬度等），然后再將中間變量轉(zhuǎn)換為數(shù)字量輸出，此類(lèi)ADC的速度較慢，典型電路是雙積分型A/D轉(zhuǎn)換器和電壓頻率轉(zhuǎn)換型V/F轉(zhuǎn)換器。</p><p>　　按照A/D轉(zhuǎn)換器的速度和精度，又可將A/D轉(zhuǎn)換器大致可分為三類(lèi)：</p><p>　　1、高速低(或中等)精度A/D轉(zhuǎn)換

30、器，具體的結(jié)構(gòu)有快閃型、半快閃型型和流水線(xiàn)型。此類(lèi)A/D轉(zhuǎn)換器速度快，但是精度不高，而且消耗的功耗大，占用的芯片面積也很大，主要用于視頻處理、通信、高速數(shù)字測(cè)量?jī)x器和雷達(dá)等領(lǐng)域。</p><p>　　2、中速中等精度A/D轉(zhuǎn)換器。這一類(lèi)型的A/D轉(zhuǎn)換器是以速度來(lái)?yè)Q取精度，如逐次逼近型A/D轉(zhuǎn)換器。這一類(lèi)A/D轉(zhuǎn)換器的數(shù)據(jù)輸出通常是串行的，它們的轉(zhuǎn)換速度在幾十kHz到幾百kHz之間，精度也比高速A/D轉(zhuǎn)換器高(10

31、～16位)，主要用于傳感器、自動(dòng)控制、音頻處理等領(lǐng)域。</p><p>　　3、中速或低速高精度A/D轉(zhuǎn)換器。此類(lèi)A/D轉(zhuǎn)換器速度不快，但精度很高(16～24位)，如Σ-Δ型ADC。該類(lèi)型A/D轉(zhuǎn)換器主要用于音頻、通信、地球物理測(cè)量、測(cè)試儀、自動(dòng)控制等領(lǐng)域。</p><p>　　3.3.2 系統(tǒng)設(shè)計(jì)對(duì)A/D轉(zhuǎn)換器的要求</p><p>　　由于本系統(tǒng)采集信號(hào)為音頻，

32、對(duì)采樣頻率和采樣精度的要求不高，從經(jīng)濟(jì)易行的角度考慮可以選用中速中精度A/D轉(zhuǎn)換器，</p><p>　　1、采樣速率40kHz-100kHz。本系統(tǒng)要音頻信號(hào)進(jìn)行采樣，采樣速率過(guò)小就會(huì)造成欠采樣，采樣速率過(guò)高會(huì)增加系統(tǒng)成本。</p><p>　　2、采樣位數(shù)8-10位。綜合考慮系統(tǒng)存儲(chǔ)芯片存儲(chǔ)容量和人耳聽(tīng)力分辨力，采用采樣位數(shù)8-10位的A/D轉(zhuǎn)換器。</p><p&

33、gt;　　3、穩(wěn)定性好，抗干擾能力強(qiáng)。這方面的指標(biāo)主要是要求信噪比高、無(wú)失真動(dòng)態(tài)范圍大和電源抑制比高。</p><p>　　一般男女語(yǔ)音的最高頻率都不超過(guò)10kHz,本系統(tǒng)所要求的語(yǔ)音信號(hào)為電話(huà)語(yǔ)音級(jí): 200Hz～3. 4kHz。由香農(nóng)采樣定理可知,要不失真地還原出輸入的模擬語(yǔ)音,理論上就要求采樣頻率至少為8kHz。經(jīng)典的模數(shù)轉(zhuǎn)換器ADC0809, 分辨率為8 位, 轉(zhuǎn)換時(shí)間為100μs,最大采樣頻率為10kH

34、z > 8kHz,能滿(mǎn)足香農(nóng)采樣定理的要求。并且, 0809芯片的數(shù)據(jù)輸出端內(nèi)部具有三態(tài)輸出鎖存器,可與單片機(jī)的數(shù)據(jù)總線(xiàn)直接連接,接口簡(jiǎn)單,使用方便。故而,本系統(tǒng)選用ADC0809 作為模數(shù)轉(zhuǎn)換器,采樣頻率為8kHz。對(duì)A /D轉(zhuǎn)換結(jié)果的讀出采用查詢(xún)方式,即每次通過(guò)寫(xiě)信號(hào)( /WR引腳)啟動(dòng)A /D轉(zhuǎn)換后,立即查詢(xún)狀態(tài)標(biāo)志,一旦發(fā)現(xiàn)轉(zhuǎn)換結(jié)束信號(hào)( /EOC引腳)呈高電平,表明A /D轉(zhuǎn)換結(jié)束,則單片機(jī)將數(shù)據(jù)讀入自己內(nèi)部的RAM區(qū)。

35、</p><p>　　3.3.3 模數(shù)轉(zhuǎn)換芯片ADC0809簡(jiǎn)介</p><p>　　ADC0809是采樣分辨率為8位的、以逐次逼近原理進(jìn)行?！獢?shù)轉(zhuǎn)換的器件。其內(nèi)部有一個(gè)8通道多路開(kāi)關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號(hào)，只選通8路模擬輸入信號(hào)中的一個(gè)進(jìn)行A/D轉(zhuǎn)換。</p><p><b>　　1．主要特性</b></p><

36、;p>　　1）8路輸入通道，8位A／D轉(zhuǎn)換器，即分辨率為8位。 </p><p>　　2）具有轉(zhuǎn)換起?？刂贫恕?</p><p>　　3）轉(zhuǎn)換時(shí)間為100μs</p><p>　　4）單個(gè)＋5V電源供電 </p><p>　　5）模擬輸入電壓范圍0～＋5V，不需零點(diǎn)和滿(mǎn)刻度校準(zhǔn)。 </p><p>　　6）工作溫

37、度范圍為-40～＋85攝氏度 </p><p>　　7）低功耗，約15mW。 </p><p><b>　　2．內(nèi)部結(jié)構(gòu) </b></p><p>　　ADC0809是CMOS單片型逐次逼近式A／D轉(zhuǎn)換器，內(nèi)部結(jié)構(gòu)如圖13．22所示，它由8路模擬開(kāi)關(guān)、地址鎖存與譯碼器、比較器、8位開(kāi)關(guān)樹(shù)型D／A轉(zhuǎn)換器、逐次逼近 </p><

38、p>　　3．外部特性（引腳功能） </p><p>　　ADC0809芯片有28條引腳，采用雙列直插式封裝，如圖13．23所示。下面說(shuō)明各引腳功能。 </p><p>　　IN0～I(xiàn)N7：8路模擬量輸入端。</p><p>　　2-1～2-8：8位數(shù)字量輸出端。</p><p>　　ADDA、ADDB、ADDC：3位地址輸入線(xiàn)，用于選通

39、8路模擬輸入中的一路</p><p>　　ALE：地址鎖存允許信號(hào)，輸入，高電平有效。 </p><p>　　START： A／D轉(zhuǎn)換啟動(dòng)脈沖輸入端，輸入一個(gè)正脈沖（至少100ns寬）使其啟動(dòng)（脈沖上升沿使0809復(fù)位，下降沿啟動(dòng)A/D轉(zhuǎn)換）。 </p><p>　　EOC： A／D轉(zhuǎn)換結(jié)束信號(hào)，輸出，當(dāng)A／D轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換期間一直為低電平）。

40、 </p><p>　　OE：數(shù)據(jù)輸出允許信號(hào)，輸入，高電平有效。當(dāng)A／D轉(zhuǎn)換結(jié)束時(shí)，此端輸入一個(gè)高電平，才能打開(kāi)輸出三態(tài)門(mén)，輸出數(shù)字量。</p><p>　　CLK：時(shí)鐘脈沖輸入端。要求時(shí)鐘頻率不高于640KHZ。 </p><p>　　REF（+）、REF（-）：基準(zhǔn)電壓。 </p><p>　　Vcc：電源，單一＋5V。 </p&

41、gt;<p><b>　　GND：地。 </b></p><p>　　ADC0809的工作過(guò)程是：首先輸入3位地址，并使ALE=1，將地址存入地址鎖存器中。此地址經(jīng)譯碼選通8路模擬輸入之一到比較器。START上升沿將逐次逼近寄存器復(fù)位。下降沿啟動(dòng) A／D轉(zhuǎn)換，之后EOC輸出信號(hào)變低，指示轉(zhuǎn)換正在進(jìn)行。直到A／D轉(zhuǎn)換完成，EOC變?yōu)楦唠娖?，指示A／D轉(zhuǎn)換結(jié)束，結(jié)果數(shù)據(jù)已存入鎖存器

42、，這個(gè)信號(hào)可用作中斷申請(qǐng)。當(dāng)OE輸入高電平 時(shí)，輸出三態(tài)門(mén)打開(kāi)，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線(xiàn)上。</p><p>　　第四章 語(yǔ)音信號(hào)的存儲(chǔ)</p><p>　　4.1 存儲(chǔ)方案的選擇</p><p>　　為實(shí)現(xiàn)語(yǔ)音信號(hào)實(shí)時(shí)存儲(chǔ)與回放，必須設(shè)計(jì)可靠的數(shù)據(jù)緩沖方案。通常構(gòu)成高速緩存的方案有三種，即雙口RAM (Dual-Port RAM) 、FIFO (First

43、 In First Out Memory)和高速SRAM切換方式。其中，前兩種存儲(chǔ)器具有讀和寫(xiě)同時(shí)進(jìn)行的能力，而高速SRAM切換方式由于其低廉的成本也得到了廣泛的應(yīng)用。3種存儲(chǔ)器的性能比較見(jiàn)下表：</p><p>　　表4-1存儲(chǔ)器性能比較</p><p>　　通過(guò)表4-1的比較可以看出：</p><p>　　雙口RAM具有兩套獨(dú)立的數(shù)據(jù)、地址和控制線(xiàn)，可從兩個(gè)端口

44、同時(shí)讀寫(xiě)而互不干擾，并可將采樣數(shù)據(jù)從一個(gè)端口寫(xiě)入，而由控制器從另一個(gè)端口讀出，可達(dá)到很高的傳輸速度。但其價(jià)格比較昂貴，而且在本系統(tǒng)中采集數(shù)據(jù)和處理數(shù)據(jù)是按照時(shí)間順序進(jìn)行的，因此沒(méi)必要用雙口RAM。</p><p>　　FIFO存儲(chǔ)器就像數(shù)據(jù)管道一樣，數(shù)據(jù)從管道的一頭流入，從另一頭流出，先進(jìn)入的數(shù)據(jù)先流出，控制方式簡(jiǎn)單。數(shù)據(jù)在其中順序移動(dòng)，因而能夠達(dá)到很高的傳輸速度和效率，是數(shù)據(jù)緩沖的首選方式，但大容量的高速FIF

45、O存儲(chǔ)器價(jià)格非常昂貴。從減少系統(tǒng)成本的角度，可以在單片機(jī)內(nèi)部集成FIFO。但是受單片機(jī)內(nèi)部BRAM的限制，F(xiàn)IFO的存儲(chǔ)深度不可能很大，而本系統(tǒng)又需要較大的數(shù)據(jù)緩沖能力，即要求FIFO具有相當(dāng)?shù)拇鎯?chǔ)深度，因此需要對(duì)存儲(chǔ)器擴(kuò)充。對(duì)存儲(chǔ)器進(jìn)行擴(kuò)充，主要涉及到以下兩個(gè)關(guān)鍵因素：空間、速度。</p><p>　　第三種高速SRAM切換方式雖然只有一套地址線(xiàn)，不具備讀寫(xiě)操作同時(shí)進(jìn)行的能力，但它可通過(guò)時(shí)分復(fù)用地址線(xiàn)和數(shù)據(jù)線(xiàn)的

46、辦法來(lái)實(shí)現(xiàn)讀和寫(xiě)操作的交替進(jìn)行，模仿FIFO的功能。而且大容量的高速SRAM相對(duì)于數(shù)據(jù)緩沖來(lái)說(shuō)有足夠的空間，其讀寫(xiě)速度一般在15ns左右，且價(jià)格比前兩者低得多，滿(mǎn)足系統(tǒng)要求。因此本設(shè)計(jì)采用折中方案，即采用單片機(jī)內(nèi)部集成FIFO加擴(kuò)展SRAM仿真FIFO功能的方式作為數(shù)據(jù)緩沖方案，這樣既節(jié)約了成本又達(dá)到了設(shè)計(jì)要求。</p><p>　　4.2 FIFO特點(diǎn)簡(jiǎn)介</p><p>　　FIFO存

47、儲(chǔ)器是近幾年面市的一種特殊存儲(chǔ)器件，其特點(diǎn)是在同一芯片里的同一存儲(chǔ)單元配備有兩個(gè)數(shù)據(jù)口，一個(gè)是輸入口，只負(fù)責(zé)數(shù)據(jù)的寫(xiě)入，另一個(gè)是輸出口，只負(fù)責(zé)數(shù)據(jù)的輸出。另外在對(duì)這種存儲(chǔ)器進(jìn)行讀和寫(xiě)的操作時(shí)不需要地址線(xiàn)參與尋址，它的數(shù)據(jù)是按照一種環(huán)形結(jié)構(gòu)依次進(jìn)行存放的，因而省去了大量的地址線(xiàn)，使接口電路的設(shè)計(jì)和控制變得簡(jiǎn)單。FIFO存儲(chǔ)器另一個(gè)與傳統(tǒng)存儲(chǔ)器不同的地方是傳統(tǒng)存儲(chǔ)器的一個(gè)存儲(chǔ)單元中只要寫(xiě)入一個(gè)數(shù)據(jù)后，這個(gè)數(shù)據(jù)將一直保存，直到一個(gè)新的數(shù)據(jù)將其

48、覆蓋，無(wú)論這個(gè)存儲(chǔ)單元的數(shù)據(jù)被讀取過(guò)多少次都是如此。而FIFO存儲(chǔ)器中的存儲(chǔ)單元?jiǎng)t不是這樣，寫(xiě)入的數(shù)據(jù)一旦被讀取后，則這個(gè)數(shù)據(jù)再也無(wú)法被讀取就像永遠(yuǎn)消失了一樣。所以，F(xiàn)IFO存儲(chǔ)器在操作時(shí)由“空”和“滿(mǎn)”的標(biāo)志位來(lái)表示FIFO存儲(chǔ)器內(nèi)部的狀態(tài)。</p><p>　　確定FIFO是否為空或滿(mǎn)的方法是比較讀指針和寫(xiě)指針，如它們不相等，則肯定既不是空狀態(tài)也不是滿(mǎn)狀態(tài)。如讀寫(xiě)指針相等并且最后的操作是讀，則FIFO處于空狀

49、態(tài)。如讀寫(xiě)指針相等且最后的操作是寫(xiě)，則FIFO處于滿(mǎn)狀態(tài)，不能繼續(xù)寫(xiě)入數(shù)據(jù)。</p><p>　　4.3 擴(kuò)展SRAM仿真FIFO</p><p>　　采用外部SRAM實(shí)現(xiàn)FIFO的具體做法為：將三態(tài)緩沖門(mén)分別接到讀寫(xiě)控制器上，在進(jìn)行寫(xiě)操作時(shí)，SRAM由三態(tài)門(mén)切換到同步FIFO一側(cè)，以使采樣數(shù)據(jù)寫(xiě)入其中。在進(jìn)行讀操作時(shí)，SRAM再由三態(tài)門(mén)切換到異步FIFO一側(cè)進(jìn)行讀寫(xiě)。這種方式的優(yōu)點(diǎn)是SR

50、AM可隨機(jī)存取，同時(shí)較大容量的高速SRAM有現(xiàn)成的產(chǎn)品可供選擇。在設(shè)計(jì)中使FPGA中的內(nèi)部的數(shù)據(jù)傳輸時(shí)鐘與外部的SRAM時(shí)鐘同步，并且要求FPGA內(nèi)部的使能端與SRAM的CE為一個(gè)同步使能，這樣使數(shù)據(jù)達(dá)到同步的目的。</p><p>　　SRAM采用HM628128，容量256kB，讀寫(xiě)周期15ns，+5V供電，TTL兼容。</p><p>　　第五章 語(yǔ)音信號(hào)的回放</p>

51、<p>　　語(yǔ)音回放需將存儲(chǔ)的數(shù)字語(yǔ)音數(shù)據(jù)通過(guò)D /A轉(zhuǎn)換器轉(zhuǎn)換成語(yǔ)音模擬信號(hào)。本系統(tǒng)采用典型的D /A轉(zhuǎn)換芯片AD9764,字長(zhǎng)為14位,可直接與單片機(jī)連接。但AD9764的輸出量是電流,而實(shí)際應(yīng)用中需要模擬語(yǔ)音電壓。為此,在AD9764的輸出端接反相電壓轉(zhuǎn)換電路。這樣,數(shù)字信號(hào)經(jīng)D /A 轉(zhuǎn)換、雙極性電流至電壓變換后已成為模擬語(yǔ)音信號(hào),經(jīng)帶通濾波器再送往音頻功率放大器，做適當(dāng)?shù)墓β侍嵘齺?lái)推動(dòng)揚(yáng)聲器發(fā)聲。</p&g

52、t;<p>　　5.1 數(shù)模轉(zhuǎn)換器設(shè)計(jì)</p><p>　　對(duì)于D/A轉(zhuǎn)換器性能的考慮，應(yīng)包括建立時(shí)間、尖峰脈沖能量、轉(zhuǎn)換位數(shù)和積分線(xiàn)性等方面。與A/D轉(zhuǎn)換器的采樣位數(shù)和輸出信噪比的關(guān)系類(lèi)似，增大D/A轉(zhuǎn)換器的位數(shù)也可以增大信噪比，減小電壓幅值量化誤差，為滿(mǎn)足信號(hào)模擬的信噪比要求，采用14位D/A轉(zhuǎn)換器。</p><p>　　5.1.1 AD9764芯片簡(jiǎn)介</p&g

53、t;<p>　　AD9764是高性能的TXDACTM系列中的一款低功耗CMOS數(shù)/模轉(zhuǎn)換器，14位分辨力、125MHz轉(zhuǎn)換速率、片內(nèi)1.20V基準(zhǔn)、邊沿觸發(fā)鎖存、極佳的動(dòng)態(tài)無(wú)雜波失真范圍和交調(diào)失真、輸入數(shù)據(jù)格式為標(biāo)準(zhǔn)正二進(jìn)制碼、典型功耗190mW。AD9764的功能模塊框圖如圖5-1所示：</p><p>　　圖5-1 AD9764的內(nèi)部功能框圖</p><p>　　AD9

54、764采用28腳SOIC封裝、單5V電源供電、差分電流輸出范圍：2-20mA、可選擇內(nèi)部或外部參考電壓，其引腳功能說(shuō)明如表5-1所示：</p><p>　　表5-1 AD9764的引腳功能說(shuō)明</p><p>　　5.1.2 AD9764芯片的工作原理</p><p>　　5.1.2.1 數(shù)字輸入</p><p>　　AD9764的數(shù)字輸

55、入包括14個(gè)數(shù)據(jù)輸入引腳和1個(gè)時(shí)鐘輸入引腳，這14位并行數(shù)據(jù)輸入遵循標(biāo)準(zhǔn)正二進(jìn)制編碼，其中DB13是最高有效數(shù)據(jù)位(MSB)，而DB0是最低有效數(shù)據(jù)位(LSB)。如圖3-4，輸入數(shù)據(jù)在在時(shí)鐘上升沿時(shí)被鎖存器鎖存，轉(zhuǎn)換后的數(shù)據(jù)輸出也在時(shí)鐘上升沿被刷新新，時(shí)鐘頻率最高可達(dá)125MSPS。</p><p>　　5.1.2.2 模擬輸出</p><p>　　AD9764輸出兩路互補(bǔ)電流：IOUTA

56、和IOUTB，當(dāng)所有數(shù)據(jù)位都是邏輯1時(shí)，IOUTA將產(chǎn)生一個(gè)滿(mǎn)量程輸出電流IOUTFS，而IOUTB則產(chǎn)生一個(gè)電流為零的互補(bǔ)輸出。IOUTA和IOUTB都是輸入碼DAC CODE與滿(mǎn)量程輸出電流IOUTFS的函數(shù)，關(guān)系如下：</p><p>　　IOUTA=(DAC CODE/16384)×IOUTFS (3-1)</p><p>　　IOUTB=

57、(16383-DAC CODE)/16384×IOUTFS (3-2)</p><p>　　其中，DAC CODE為并行輸入的14位數(shù)據(jù)，滿(mǎn)量程輸出電流IOUTFS的大小取決于VREFIO與滿(mǎn)量程電流輸出調(diào)節(jié)端(FS ADJ)的負(fù)載電阻RSET，關(guān)系如下：</p><p>　　IOUTFS=32×IREF=32×VREFIO/RSET

58、 (3-3)</p><p>　　IOUTA和IOUTB能通過(guò)負(fù)載電阻RLOAD轉(zhuǎn)換成互補(bǔ)單端電壓輸出VOUTA和VOUTB，存在于VOUTA和VOUTB之間的差分電壓VDIFF也能夠通過(guò)變壓器或差分放大器轉(zhuǎn)換成單端電壓，關(guān)系如下：</p><p>　　VDIFF=(IOUTA-IOUTB) ×RLOAD</p><p>　　=[

59、(2DAC CODE-16383)/16384]×IOUTFS×RLOAD</p><p>　　=[(2DAC CODE-16383)/16384]×(32×VREFIO/RSET)×RLOAD (3-4)</p><p>　　式(3-4)也顯示了AD9764采用差分操作的優(yōu)點(diǎn)，首先，差分輸入抵消了IOUTA和IOUTB端由于噪聲

60、、失真、直流偏置等引入的共模干擾；其次，VDIFF端的輸出信號(hào)電壓是單端輸出電壓VOUTA或VOUTB的2倍，因此為負(fù)載提供的功率也是單端時(shí)的2倍。</p><p>　　5.1.2.3 參考電壓的選用</p><p>　　AD9764的參考電壓的選擇有兩種方式：內(nèi)部參考與外部參考。參考方式通過(guò)REFLO引腳的連接方式來(lái)選擇，當(dāng)REFIO與ACOM相連時(shí)，內(nèi)部參考方式被激活，此時(shí)REFIO提

61、供1.20V的電壓輸出；當(dāng)REFLO與AVDD相連時(shí)，內(nèi)部參考方式被取消，外部參考方式被激活，REFIO的電壓由外部提供，以提高電壓精度和抗漂移性能，而且還可以通過(guò)調(diào)整外部參考電壓以達(dá)到增益控制的目的，此時(shí)REFIO端的輸入阻抗為高阻狀態(tài)</p><p><b>　　第六章 軟件設(shè)計(jì)</b></p><p>　　本系統(tǒng)軟件設(shè)計(jì)采用匯編語(yǔ)言，程序編寫(xiě)好后由匯編程序編譯

62、為機(jī)器語(yǔ)言，通過(guò)燒錄器將程序燒錄到單片機(jī)中，以實(shí)現(xiàn)控制外圍各種芯片的功能。匯編語(yǔ)言是一種功能很強(qiáng)的程序設(shè)計(jì)語(yǔ)言，也是利用計(jì)算機(jī)所有硬件特性并能直接控制硬件的語(yǔ)言。</p><p>　　AT89C52片內(nèi)置通用8位中央處理器和Flash存儲(chǔ)單元，該芯片有6個(gè)中斷源，2個(gè)中斷優(yōu)先級(jí)，IE寄存器控制各中斷位，IP寄存器中6個(gè)中斷源的每一個(gè)可定為2個(gè)優(yōu)先級(jí)，適用于許多較為復(fù)雜的控制場(chǎng)合。在本系統(tǒng)中，AT89C52負(fù)責(zé)對(duì)A

63、/D轉(zhuǎn)換、數(shù)據(jù)存儲(chǔ)和D/A轉(zhuǎn)換芯片的控制。</p><p>　　為了保證8kHz的回放轉(zhuǎn)換頻率,單片機(jī)通過(guò)軟件編程來(lái)控制內(nèi)部定時(shí)器T2 的啟/停工作。因此,在軟件主程序中,設(shè)置T2 工作于定時(shí)中斷模式, 定時(shí)時(shí)間為125μs。</p><p>　　圖6-1　主程序流程圖</p><p>　　在中斷服務(wù)程序中,要根據(jù)按鍵的類(lèi)型完成不同的任務(wù)。若是“錄音”鍵被按下,則進(jìn)

64、行A /D 轉(zhuǎn)換,將轉(zhuǎn)換結(jié)果保存在RAM中; 若是“回放”鍵被按下,則從RAM中讀出語(yǔ)音數(shù)據(jù),進(jìn)行D /A轉(zhuǎn)換。程序流程圖分別參見(jiàn)圖6-2。</p><p>　　圖6-2　中斷子程序流程圖</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 徐江．高速高精度數(shù)據(jù)采集技術(shù)研究[D]．成都：電子科技大學(xué)，2003.06<

65、/p><p>　　[2] 李華. MCS系列單片機(jī)實(shí)用接口技術(shù)[M ]. 北京:北京航空航天大學(xué)出版社, 1993.</p><p>　　[3] 潘新民. 單片機(jī)實(shí)用系統(tǒng)設(shè)計(jì)[M ]. 北京:人民郵電出版社, 1992.</p><p>　　[4] 碩力更．?dāng)?shù)字中頻接收機(jī)模擬前端的設(shè)計(jì)[D]．南京理工大學(xué)，2004：42-43</p><p>　

66、　[5] 許嘉林，盧艷娥，丁子明．ADC信噪比的分析及高速高分辨率ADC電路的實(shí) 現(xiàn)[Z]．www.21ic.com/news/html/71/show1682.htm</p><p><b>　　致 謝</b></p><p>　　本課題是在導(dǎo)師的精心指導(dǎo)下完成的。x教員嚴(yán)謹(jǐn)求實(shí)的工作作風(fēng)和治學(xué)精神使我受益匪淺。兩個(gè)多月的畢業(yè)設(shè)計(jì)過(guò)程中，x教

67、員在百忙之中抽出時(shí)間對(duì)我們認(rèn)真指導(dǎo)，多方面支持，給出了許多寶貴的指導(dǎo)意見(jiàn)，拓寬了我們的思路，并幫助解決了許多難題。本課題中用到的許多設(shè)計(jì)方法、編程思想都是在x教員多年研究的基礎(chǔ)上實(shí)現(xiàn)的，是在他創(chuàng)造性勞動(dòng)的基礎(chǔ)上我們才取得本次畢業(yè)設(shè)計(jì)的成功。在此謹(jǐn)向他表示衷心的感謝！</p><p>　　感謝xxx教研室領(lǐng)導(dǎo)對(duì)我們畢業(yè)設(shè)計(jì)工作的關(guān)心與支持，為我們提供了良好的畢業(yè)設(shè)計(jì)場(chǎng)所和完備的實(shí)驗(yàn)器材，使畢業(yè)設(shè)計(jì)能夠順利進(jìn)行。&l

68、t;/p><p>　　感謝學(xué)員x隊(duì)隊(duì)領(lǐng)導(dǎo)在畢業(yè)設(shè)計(jì)期間對(duì)我們的督促和檢查，保證了本次設(shè)計(jì)工作的進(jìn)度和質(zhì)量，并最終圓滿(mǎn)完成了本次畢業(yè)設(shè)計(jì)工作。</p><p>　　最后，還要感謝合作伙伴xx同志，在畢業(yè)設(shè)計(jì)過(guò)程中他充分發(fā)揚(yáng)團(tuán)隊(duì)精神，在程序編寫(xiě)方面給了我許多有益的建議。他大膽采用各種編程新思路、新方法，在時(shí)間緊、任務(wù)重的情況下圓滿(mǎn)完成了雷達(dá)顯示器控制面板的軟件設(shè)計(jì)，使得最后的系統(tǒng)聯(lián)調(diào)工作能夠如期進(jìn)