信號波形合成畢業(yè)設計（外文翻譯）

1、<p><b>　　信號波形合成設計</b></p><p><b>　　目錄</b></p><p>　　摘要關鍵字-----------------------------------------------2</p><p>　　序言-------------------------------------

2、----------------3</p><p>　　一系統(tǒng)要求-----------------------------------------------4</p><p>　　二理論基礎-----------------------------------------------6</p><p>　　三軟硬件設計----------------------

3、-----------------------7</p><p>　　硬件設計----------------------------------------------------7</p><p>　　1方波震蕩電路---------------------------------------------7</p><p>　　2分頻器-------------

4、--------------------------------------8</p><p>　　3減法電路-------------------------------------------------9</p><p>　　4濾波電路-------------------------------------------------10</p><p>　　5

5、移相電路-------------------------------------------------11</p><p>　　6加法電路-------------------------------------------------12</p><p>　　7有效值檢波電路-------------------------------------------13</p>

6、<p>　　8 ADC0809數(shù)模轉換-----------------------------------------14</p><p>　　9 AT89C52單片機選擇---------------------------------------23</p><p>　　軟件設計----------------------------------------------

7、------26</p><p>　　四理論與測試---------------------------------------------27</p><p>　　結束語---------------------------------------------------30</p><p>　　參考文獻------------------------------

8、-------------------31</p><p>　　致謝-----------------------------------------------------32</p><p><b>　　附錄</b></p><p>　　附錄一：信號采集顯示程序---------------------------------------3

9、3</p><p>　　附錄二：英文原文-----------------------------------------------36</p><p>　　附錄三：英文翻譯-----------------------------------------------42</p><p>　　摘要：本系統(tǒng)設計了一個信號波形合成電路，系統(tǒng)包括：晶振和輔助整形電路構成

10、的方波振蕩電路，產(chǎn)生方波信號；采用74HC161N等組成分頻電路，使高頻方波轉換成10 kHz、30 kHz等各個正弦信號；濾波電路使各個頻率的方波到正弦波的轉換；放大電路控制各個信號幅值的大?。灰葡嗑W(wǎng)絡控制輸入與輸出信號之間的相位差；加法電路完成多個信號的合成；由此，本系統(tǒng)能實現(xiàn)把10 kHz、30 kHz和50 kHz的正弦信號合成為近似方波；能實現(xiàn)把10 kHz、30 kHz和50 kHz等正弦信號合成位近似三角波；實現(xiàn)對10 k

11、Hz、30 kHz等各個正弦信號幅值的測量和顯示。</p><p>　　關鍵字：正弦波、方波、三角波</p><p>　　Abstract: the system design a signal waveform synthesis circuits, systems include: crystal resonance and auxiliary plastic circuit cons

12、ists of square wave oscillator circuit, produce square wave signal; Using 74HC161N etc points, high-frequency pulse frequency circuit convert kHz, 30 October kHz etc. Each sine signals; Filter circuit make each frequency

13、 conversion of square wave to the sine wave; Amplifying circuit control the size of each signal amplitude; Phase shifting network control input a</p><p>　　Key word: sine wave and square-wave, triangle wave&l

14、t;/p><p><b>　　前言</b></p><p>　　信號波形合成作為一種基本電子設備必要的系統(tǒng)，無論是在教學、科研還是在部隊技術保障中，都有著廣泛的使用。信號波形合成作為一種通用電子測試儀器的組成是軍隊進行科技戰(zhàn)爭不可缺少的一種測試儀器。因此，從理論到工程對信號的發(fā)生進行深入研究，不論是從教學科研角度，還是從部隊技術保障服務角度出發(fā)都有著積極的意義。隨著科學技

15、術的發(fā)展和測量技術的進步，對信號發(fā)生器的要求越來越高，普通的信號波形合成已無法滿足目標高、頻率切換速度快、切換相位連續(xù)、輸出信號噪聲低、可編程、全數(shù)字化易于集成、體積小、重量輕等優(yōu)點。</p><p>　　隨著數(shù)字技術的飛速發(fā)展，  在現(xiàn)代電子學的各個領域，常常需要高精度且頻率可方便調節(jié)的信號源。尤其是隨著通信事業(yè)的發(fā)展，頻道的分布日趨密集，要求有高精度、高穩(wěn)定度的通信頻率。用常規(guī)的信號發(fā)生器

16、無法滿足要求。為解決這個難題，人們提出頻率合成器的方案高精度大動態(tài)范圍數(shù)字／模擬(D，A)轉換器的出現(xiàn)和廣泛應用，用數(shù)字控制方法從一個標準參考頻率源產(chǎn)生多個頻率信號的技術，即直接數(shù)字合成(DDS)異軍突起。其主要優(yōu)點有：(1)頻率轉換快：DDS頻率轉換時間短，一般在納秒級；(2)分辨率高：大多數(shù)DDS可提供的頻率分辨率在1 Hz數(shù)量級，許多可達0．001 Hz；(3)頻率合成范圍寬；(4)相位噪聲低，信號純度高；(5)可控制相位：DDS

17、可方便地控制輸出信號的相位，在頻率變換時也能保持相位聯(lián)系；(6)生成的正弦／余弦信號正交特性好等。因此，利用DDS技術特別容易產(chǎn)生頻率快速轉換、分辨率高、相位可控的信號，這在電子測量、雷達系統(tǒng)、調頻通信、電子對抗等領域具有十分廣泛的應用前景。</p><p>　　1971年，美國學者J.Tierney等人撰寫的“A Digital Frequency Synthesizer”一文首次提出了以全數(shù)字技術，從相位概念

18、出發(fā)直接合成所需波形的一種新合成原理。限于當時的技術和器件產(chǎn)能，它的性能指標尚不能與已有的技術盯比，故未受到重視。近幾年間，隨著微電子技術的迅速發(fā)展，直接數(shù)字頻率合成器(Direct Digital Frequency Synthesis簡稱DDS或DDFS)得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術中的佼佼者。具體體現(xiàn)在相對帶寬、頻率轉換時間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他

19、多種調制信號、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價比。</p><p><b>　　一系統(tǒng)要求</b></p><p>　　設計制作一個電路，能夠產(chǎn)生多個不同頻率的正弦信號，利用傅里葉原理產(chǎn)生以10KHz為基波，以奇次諧波為輔助諧波的信號，并將這些信號再合成為近似方波和其他信號。電路示意圖如圖1所示：</p><p>　　圖1

20、 信號波形合成電路示意圖</p><p><b>　　1.2要求及指標</b></p><p><b>　　1.2.1基本要求</b></p><p>　　（1）方波振蕩器的信號經(jīng)分頻與濾波處理，同時產(chǎn)生頻率為10kHz和30kHz的正弦波信號，這兩種信號應具有確定的相位關系；</p><p>　　

21、（2）產(chǎn)生的信號波形無明顯失真，幅度峰峰值分別為6V和2V；</p><p>　?。?）制作一個由移相器和加法器構成的信號合成電路，將產(chǎn)生的10kHz和30kHz正弦波信號，作為基波和3次諧波，合成一個近似方波，波形幅度為5V，合成波形的形狀如圖2所示。</p><p>　　圖2 利用基波和3次諧波合成的近似方波</p><p><b>　　1.2.2發(fā)

22、揮部分</b></p><p>　?。?）再產(chǎn)生50kHz的正弦信號作為5次諧波，參與信號合成，使合成的波形更接近于方波；</p><p>　?。?）根據(jù)三角波諧波的組成關系，設計一個新的信號合成電路，將產(chǎn)生的10kHz、30kHz等各個正弦信號，合成一個近似的三角波形；</p><p>　?。?）設計制作一個能對各個正弦信號的幅度進行測量和數(shù)字顯示的電

23、路，測量誤差不大于5％；</p><p><b>　?。?）其他。</b></p><p><b>　　二系統(tǒng)設計方案</b></p><p>　　方案一：采用555多諧振蕩電路來產(chǎn)生方波信號，這樣電路簡單頻率可調，但是從555諧振電路出來的方波，占空比難以調節(jié)，信號不穩(wěn)定，可靠性低，不利于后級電路的調節(jié)，故不采用此方案。

24、</p><p>　　方案二：通過反相器、外加電阻和電容來產(chǎn)生頻率可調、占空比可調的方波信號。其優(yōu)點電路簡單，但工作頻率不夠穩(wěn)定。</p><p>　　方案三：利用單片機時鐘信號，通過軟件編程實現(xiàn)輸出10kHz方波信號。實現(xiàn)起來相對較容易，但若沒有時間做本參賽題的發(fā)揮部分，大材小用了。</p><p>　　方案四：直接采用6MHz晶振和輔助整形電路，產(chǎn)生方波信號；利

25、用74HC161計數(shù)器后接74LS74 D觸發(fā)器組成分頻電路對6MHz晶振進行分頻，得到不同頻率的方波；濾波電路把前級分頻得到的方波信號轉換成頻率相同的正弦信號；但是這些正弦波信號中存在直流成分需要通過減法電路調整正弦波信號為雙極性（正負相間的正弦波）；然后通過放大電路實現(xiàn)信號幅值的放大以達到指標中所需要的信號合成的幅值；再通過移相網(wǎng)絡實現(xiàn)3次諧波、5次諧波與10 kHz基波之間相位關系的調節(jié)，必須調節(jié)到同向；加法電路，實現(xiàn)幾個信號合成

26、為一個近似方波信號；模擬開關選擇不同通道的信號，送到有效值檢波電路檢波；采集信號有效值然后ADC0809對模擬信號進行數(shù)字處理，再送入單片機進行計算并在數(shù)碼管上顯示。</p><p>　　綜上所述，選擇方案四，使用晶振產(chǎn)生的方波信號穩(wěn)定，有利于電路波形的調節(jié)及系統(tǒng)的穩(wěn)定性。其系統(tǒng)框圖如下所示：</p><p><b>　　圖3 系統(tǒng)整體框圖</b></p>

27、<p><b>　　二、理論基礎</b></p><p>　　方波信號由基波成分和若干個諧波成分構成任何具有周期為T的波函數(shù)f(t)都可以表示為三角函數(shù)所構成的級數(shù)之和，即：，；本作品根據(jù)這一理論原理制作而成。 </p><p>　　圖4 方波（左）三角波（右）</p><p>　　所謂周期性

28、函數(shù)的傅里葉分解就是將周期性函數(shù)展開成直流分量、基波和所有ｎ階諧波的迭加。如圖4所示的方法可以寫成：</p><p><b>　??；</b></p><p>　　此方波為奇函數(shù)，它沒有常數(shù)項。數(shù)學上可以證明此方波可表示為：</p><p><b>　　；</b></p><p>　　同樣，對于如圖4

29、所示的三角波也可以表示為：</p><p><b>　?。?lt;/b></p><p><b>　　。</b></p><p><b>　　三、軟硬件設計</b></p><p><b>　?。ㄒ唬┯布O計</b></p><p>　　

30、3.1.1 方波振蕩電路</p><p>　　方案1：直接采用6 MHz晶振。由于晶振可靠穩(wěn)定，產(chǎn)生的方波波形質量好，對于后級電路波形的調節(jié)有幫助。直接給晶振加上電源，簡單方便就可以得到一個方波輸出，由于輸出的方波波形不是很好有所失真所以在后級加上一個整形電路，可使波形變得更加完善。其仿真與測試結果見圖10。電路如下圖所示：</p><p><b>　　圖5 方波振蕩電路<

31、/b></p><p><b>　　3.1.2 分頻器</b></p><p>　　方案一：利用VHDL語言對FPGA編程直接對6MHz晶振產(chǎn)生的方波進行分頻，這樣做簡單方便硬件電路少，就是有點浪費了FPGA的資源。</p><p>　　方案二：采用74HC161進行計數(shù)再通過74HC204輸入與非門給74HC161清零最后連到D觸發(fā)器再

32、2分頻一次。采用集成芯片，純數(shù)字電路，輸出穩(wěn)定，精度高，可靠性高，價格便宜實惠且能實現(xiàn)系統(tǒng)所需要的要求。首先對6MHZ晶振進行20分頻產(chǎn)生300KHz的方波信號，然后分別進行15次，5次，3次分頻，最后用D觸發(fā)器做2分頻，也就是對300KHz信號進行了30次、10次和6次分頻，即可得到10 kHz，30 kHz，50 kHz。其基本框圖如下：</p><p><b>　　圖6 分頻電路</b&g

33、t;</p><p>　　綜上所述：方案一FPGA集成度高，偏數(shù)字方面，雖然能滿足本課題要求但是價格昂貴，且把一個FPGA小系統(tǒng)就讓它完成一個分頻的功能也非常的浪費資源，結合到各方面的因素我們就采用方案二，用純數(shù)字電路來完成分頻，這樣價格便宜而且能很好的完成指標，唯一就是硬件的連線比較復雜，要事先設計安排布線。 </p><p>　　3.1.3 減法電路</p><p&

34、gt;　　方案一：采用由OP07CP組成的電路，很簡單其實就是在含有正電壓的波形中，在反相輸入端引入一個可以通過調節(jié)R1、R2來控制的直流電平信號來減去原本的波形中的直流成分，實現(xiàn)單極性向雙極性轉換,使濾波出來的正弦波能夠濾去直流成分，轉換成正負相間的正弦波。</p><p>　　我們就采用此方案，集成運放組成的減法電路如圖所示，輸入信號Ui1和Ui2分別通過R1、R2加到了運放的反向比例輸入端和同向比例輸入端，

35、輸出電壓經(jīng)過Rf反饋到反向比例輸入端。如圖可知：</p><p>　　圖7：減法電路理論計算</p><p>　　如圖可以看出輸出電壓Uo與兩個輸入端的差值（Ui2-Ui1）成比例故稱為差值放大器或減法器，減法器對原件對稱性要求很高，元件失配將帶來較大的誤差，而且產(chǎn)生共模輸出電壓。</p><p>　　在本次設計中我們采用圖8在反向比例輸入端我們給入可調電阻來方便最

36、后的調試，在反相輸入端引入一個可以通過調節(jié)R1、R2來控制的直流電平信號來減去原本的波形中的直流成分，實現(xiàn)單極性向雙極性轉換,使濾波出來的正弦波能夠濾去直流成分，轉換成正負相間的正弦波。</p><p><b>　　圖8減法電路</b></p><p>　　3.1.4 濾波電路</p><p>　　方案一：無源濾波。由無源元器（電阻、電容、電感

37、）設計而成，電路簡單，調節(jié)方便。</p><p>　　方案二：有源濾波。由運算放大器、電阻和電容構成，無需電感器。還可提供電壓增益。</p><p>　　方案三：帶通濾波電路。采用OP07CP和R、C組成帶通濾波電路，低通濾波與帶通濾波串聯(lián)使用。雖然能滿足要求但是在調試過程中，輸出的波形不穩(wěn)定，失真大，難以調試。</p><p>　　方案四：低通濾波電路。采用由OP

38、07CP和R、C組成的三階低通濾波器，實現(xiàn)方波信號到正弦信號得轉換。電路結構類似半橋。電路中的R、C參數(shù)主要是根據(jù)公式進行計算，在調試過程中，由于這是模擬電路每個原件之間的分布參數(shù)都不同都會對最后濾出的正弦波有所影響，因此在測試時要不時的換電阻電容直到最后輸出為無失真的正弦波，對圖中12中的R1、R2、R3進行微調，可使輸出波形更加光滑。其電路仿真與測試結果見后圖12。</p><p>　　綜上所述，在方案確認過

39、程中，帶通電路所存在的不定因素比低通濾波更多，調試顯得不易，為了能因此選擇方案四。</p><p>　　圖7 濾波硬件實現(xiàn)電路</p><p>　　3.1.5 移相電路</p><p>　　方案：采用由三個OP07CP芯片構成的電路。通過滑變電阻R8，可調節(jié)輸出與輸入波形之間的相位；后級運放U3構成一個同相放大器，改變電阻比例來調節(jié)輸出波形的幅值。</p&

40、gt;<p>　　圖13 移相硬件實現(xiàn)電路</p><p>　　移相網(wǎng)絡的傳遞函數(shù)：</p><p><b>　　(7-1)</b></p><p><b>　　(7-2)</b></p><p>　　設圖13中滑動變阻器、、的比例系數(shù)為（01），根據(jù)疊加定理， 得出網(wǎng)絡的傳遞函數(shù)為

41、 （7-3）</p><p>　　本電路按（～）的移動范圍設計的，即由式（7-1）（7-2）</p><p><b>　?。?，＝ </b></p><p>　　得出:, （7-4）</p><p>　　此時的傳遞函數(shù)為：

42、 （7-5）</p><p>　　相移隨的變化關系為： （7-6）</p><p>　　從上述公式中看出，可以通過調節(jié)電路中電阻、電容值，來控制輸入與輸出波形間的相位差，使它們之間的相位差越小越好。</p><p><b>　　3.1.6加法電路</b></p><

43、p>　　方案一：采用TI 公司的THS3091D芯片和模擬開關MPC508A組成可控多通道輸入加法電路。模擬開關MPC508A控制8個輸入的通斷，可得到不同輸入諧波組成的方波信號或是三角波信號。</p><p>　　方案二：加法電路作用是對10kHz、30kHz、50kHz三個正弦波信號進行合成方波信號，通過信號進入反向比例輸入端采用高速集成運放TI公司生產(chǎn)的3091［4］。其中AV=，RP4取50 kΩ。

44、</p><p>　　為了使輸出合成波形不反向我們采用方案一，使信號從同向比例輸入端輸入加法電路公式：，當輸入諧波分量越多，輸出波形就越接近方波或三角波。電路仿真與測試結果見后圖13-1，13-2，13-3。</p><p>　　圖14 加法硬件實現(xiàn)電路</p><p><b>　　有效值檢波電路</b></p><p&g

45、t;　　方案：采用AD637芯片，經(jīng)過芯片內部電路，可以在輸出端得到輸入信號的有效值，輸入輸出之間的關系為：。但是由于芯片比較貴，為了解決本系統(tǒng)的要求換其他芯片調怕效果沒那么好，最后還是在朱雷老師的幫助下在創(chuàng)新實驗室借了一塊AD637，在最后調試時輸出還是會有衰減，我們還是通過軟件引入了補償誤差，使得系統(tǒng)在最后顯示時能滿足5％的誤差。有效值檢波電路如圖15所示電路很簡單，只有幾個原件，也很好理解。</p><p>

46、;　　圖15 有效值檢波電路</p><p>　　ADC0809實現(xiàn)模數(shù)轉換</p><p>　　ADC0809是美國國家半導體公司生產(chǎn)的CMOS工藝8通道，8位逐次逼近式的AD轉換器。其內部有一個8通道多路開關，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通8路模擬輸入信號中的一個進行A/D轉換。是目前國內應用最廣泛的8位通用A/D芯片。 </p><p><b

47、>　　1．主要特性</b></p><p>　　1）8路輸入通道，8位A/D轉換器，即分辨率為8位。 </p><p>　　2）具有轉換起停控制端。 </p><p>　　3）轉換時間為100μs(時鐘為640kHz時)，130μs（時鐘為500kHz時）　 </p><p>　　4）單個+5V電源供電 </p>

48、<p>　　5）模擬輸入電壓范圍0～+5V，不需零點和滿刻度校準。 </p><p>　　6）工作溫度范圍為-40～+85攝氏度 </p><p>　　7）低功耗，約15mW。 </p><p><b>　　2．內部結構</b></p><p>　　ADC0809是CMOS單片型逐次逼近式A/D轉換器，內部

49、結構如圖13．22所示，它由8路模擬開關、地址鎖存與譯碼器、比較器、8位開關樹型A/D轉換器、逐次逼近寄存器、邏輯控制和定時電路組成。</p><p>　　圖15 ADC0809內部結構</p><p>　　圖中多路開關可選通8個模擬通道，允許8路模擬量分時輸入，共用一個A/D轉換器進行轉換，這是一種經(jīng)濟的多路數(shù)據(jù)采集方法。地址鎖存與譯碼電路完成對A、B、C 3個地址位進行鎖存和譯碼，其譯

50、碼輸出用于通道選擇，其轉換結果通過三態(tài)輸出鎖存器存放、輸出，因此可以直接與系統(tǒng)數(shù)據(jù)總線相連，圖16為通道選擇表。 </p><p><b>　　圖16通道選擇表</b></p><p>　　3．外部特性（引腳功能）</p><p>　　ADC0809芯片為28引腳為雙列直插式封裝，其引腳排列見圖17。</p><p>　

51、　對ADC0809主要信號引腳的功能說明如下：</p><p>　　IN7～IN0——模擬量輸入通道</p><p>　　ALE——地址鎖存允許信號。對應ALE上跳沿，A、B、C地址狀態(tài)送入地址鎖存器中。</p><p>　　START——轉換啟動信號。START上升沿時，復位ADC0809；START下降沿時啟動芯片，開始進行A/D轉換；在A/D轉換期間，STAR

52、T應保持 低電平。本信號有時簡寫為ST.</p><p>　　A、B、C——地址線。 通道端口選擇線，A為低地址，C為高地址，引腳圖中為ADDA，ADDB和ADDC。其地址狀態(tài)與通道對應關系見表9-1。</p><p>　　CLK——時鐘信號。ADC0809的內部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。通常使用頻率為500KHz的時鐘信號</p><p

53、>　　EOC——轉換結束信號。EOC=0,正在進行轉換；EOC=1,轉換結束。使用中該狀態(tài)信號即可作為查詢的狀態(tài)標志，又可作為中斷請求信號使用。</p><p>　　D7～D0——數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機的數(shù)據(jù)線直接相連。D0為最低位，D7為最高 </p><p>　　OE——輸出允許信號。用于控制三態(tài)輸出鎖存器向單片機輸出轉換得到的數(shù)據(jù)。OE=0，輸出數(shù)據(jù)線呈高

54、阻；OE=1，輸出轉換得到的數(shù)據(jù)。</p><p>　　Vcc—— +5V電源。 </p><p>　　Vref——參考電源參考電壓用來與輸入的模擬信號進行比較，作為逐次逼近的基準。其典型值為+5V(Vref(+)=+5V, Vref(-)=-5V).</p><p><b>　　GND：地。 </b></p><p>

55、　　圖17 ADC0809管腳圖</p><p>　　ADC0809工作過程</p><p>　　下面我們主要介紹實現(xiàn)前兩個步驟的方法。</p><p>　　步驟一：控制ADC進行正確采樣，讀取正確的采樣值。</p><p>　　前面我們已經(jīng)提到了芯片的datasheet對于硬件設計以及軟件編程的重要性。同樣，要使得ADC0809正常工作，我

56、們依然首先需要仔細的閱讀其使用手冊。</p><p>　　仔細閱讀手冊后，我們發(fā)現(xiàn)了在手冊的第7頁給出了一個時序圖(Timing Diagrams),如圖18所示 圖18：ADC0809手冊給出的ADC轉換時序圖</p><p>　　圖18給出的其實就是使ADC0809正確工作的軟件編程模型。由圖可見，實現(xiàn)一次ADC轉換主要包含下面三個步驟：</p>

57、<p>　　1.啟動轉換：由圖18中的上部“FIGURE 10A”可知，在/CS信號為低電平的情況下，將/WR引腳先由高電平變成低電平，經(jīng)過至少tW(WR)I 延時后，再將/WR引腳拉成高電平，即啟動了一次AD轉換。</p><p>　　注：手冊中給出了要正常啟動AD轉換/WR的低電平保持時間tW(WR)I的最小值為100ns,（見手冊第4頁的Electrical Specification,如圖19

58、紅圈所示）即/WR拉低后延時大于100ns即可以，具體做法可通過插入NOP指令或者調用delay()延時函數(shù)實現(xiàn)，不用太精確，只要估計插入的延時大于100ns即可。</p><p>　　2．延時等待轉換結束：依然由圖17中的上部“FIGURE 10A”可知，由拉低/WR信號啟動AD采樣后，經(jīng)過1到8個Tclk+INTERNAL Tc延時后，AD轉換結束，因此，啟動轉換后必須加入一個延時以等待AD采樣結束。<

59、/p><p>　　注：手冊中給出了內部轉換時間“INTERNAL Tc”的時間范圍為62～73個始終周期（見手冊第4頁的Electrical Specification,如圖19蘭圈所示），因此延時等待時間應該至少為8+73=81個時鐘周期。本試驗時鐘頻率約為Fclk=1/1.1R36C15=606KHz,其中R36約為150K, C15約為150pF,因此時鐘周期約為Tclk=1/Fclk=1.65us。所以該步驟

60、至少應延時81*Tclk=133.65us. 具體做法可通過插入NOP指令或者調用delay()延時函數(shù)實現(xiàn)，不用太精確，只要估計插入的延時大于133.65us即可。</p><p>　　3.讀取轉換結果：由圖18的下部“FIGURE 10B”可知，采樣轉換完畢后，再/CS信號為低的前提下，將/RD腳由高電平拉成低電平后，經(jīng)過tACC的延時即可從DB腳讀出有效的采樣結果。</p><p>

61、　　注：手冊中給出了tACC的典型值和最大值分別為135ns和200ns（見手冊第4頁的Electrical Specification,如圖19綠圈所示），因此將/RD引腳拉低后，等待大于200ns后即可從DB讀出有效的轉換結果。具體做法可通過插入NOP指令或者調用delay()延時函數(shù)實現(xiàn)，不用太精確，只要估計插入的延時大于200ns即可。</p><p>　　圖19：ADC0809手冊給出的電器特性表<

62、;/p><p>　　步驟二：對采樣值進行運算變換，換算出實際的輸入電壓值。</p><p>　　對于任何一個A/D采樣器而言，其轉換公式如下：</p><p><b>　　其中:</b></p><p>　　:輸入ADC的模擬電壓值。</p><p>　?。篈DC轉換后的二進制值。本試驗的ADC080

63、4為八位。</p><p>　　：ADC能夠表示的刻度總數(shù)。ADC0809為八位ADC,因此</p><p>　　：ADC參考電壓值，本試驗ADC0809的被設置為5V</p><p>　　因此，對于本試驗，轉換公式為：</p><p>　　ADC0809是屬于連續(xù)漸進式（Successive Approximation Method）的A/

64、D轉換器，這類型的A/D轉換器除了轉換速度快（幾十至幾百us）、分辨率高外，還有價錢便宜的優(yōu)點，普遍被應用于微電腦的接口設計上。</p><p>　　以輸出8位的ADC0809動作來說明“連續(xù)漸進式A/D轉換器”的轉換原理，動作步驟如下表示（原則上先從左側最高位尋找起）。</p><p>　　第一次尋找結果：10000000 （若假設值≤輸入值，則尋找位＝假設位＝1）</p>

65、<p>　　第二次尋找結果：11000000 （若假設值≤輸入值，則尋找位＝假設位＝1）</p><p>　　第三次尋找結果：11000000 （若假設值>輸入值，則尋找位＝該假設位＝0）</p><p>　　第四次尋找結果：11010000 （若假設值≤輸入值，則尋找位＝假設位＝1）</p><p>　　第五次尋找結果：11010000 （若假設

66、值>輸入值，則尋找位＝該假設位＝0）</p><p>　　第六次尋找結果：11010100 （若假設值≤輸入值，則尋找位＝假設位＝1）</p><p>　　第七次尋找結果：11010110 （若假設值≤輸入值，則尋找位＝假設位＝1）</p><p>　　第八次尋找結果：11010110 （若假設值>輸入值，則尋找位＝該假設位＝0）</p>

67、<p>　　這樣使用二分法的尋找方式，8位的A/D轉換器只要8次尋找，12位的A/D轉換器只要12次尋找，就能完成轉換的動作，其中的輸入值代表圖1的模擬輸入電壓Vin。</p><p>　　4:A/D轉換器的主要技術指標</p><p><b>　?。?）、分辨率</b></p><p>　　ADC的分辨率是指使輸出數(shù)字量變化一個相鄰

68、數(shù)碼所需輸入模擬電壓的變化量。常用二進制的位數(shù)表示。例如12位ADC的分辨率就是12位，或者說分辨率為滿刻度FS的1/ 。一個10V滿刻度的12位ADC能分辨輸入電壓變化最小值是10V×1/ =2.4mV。</p><p><b>　　量化誤差</b></p><p>　　ADC把模擬量變?yōu)閿?shù)字量，用數(shù)字量近似表示模擬量，這個過程稱為量化

69、。量化誤差是ADC的有限位數(shù)對模擬量進行量化而引起的誤差。實際上，要準確表示模擬量，ADC的位數(shù)需很大甚至無窮大。一個分辨率有限的ADC的階梯狀轉換特性曲線與具有無限分辨率的ADC轉換特性曲線（直線）之間的最大偏差即是量化誤差。</p><p><b>　?。?）偏移誤差</b></p><p>　　偏移誤差是指輸入信號為零時，輸出信號不為零的值，所以有時又稱為零值誤

70、差。假定ADC沒有非線性誤差，則其轉換特性曲線各階梯中點的連線必定是直線，這條直線與橫軸相交點所對應的輸入電壓值就是偏移誤差。</p><p><b>　　(4)滿刻度誤差</b></p><p>　　滿刻度誤差又稱為增益誤差。ADC的滿刻度誤差是指滿刻度輸出數(shù)碼所對應的實際輸入電壓與理想輸入電壓之差。</p><p><b>　　(

71、5)線性度</b></p><p>　　線性度有時又稱為非線性度，它是指轉換器實際的轉換特性與理想直線的最大偏差。</p><p><b>　　絕對精度</b></p><p>　　在一個轉換器中，任何數(shù)碼所對應的實際模擬量輸入與理論模擬輸入之差的最大值，稱為絕對精度。對于ADC而言，可以在每一個階梯的水平中點進行測量，它包括了所有

72、的誤差。</p><p><b>　　轉換速率</b></p><p>　　ADC的轉換速率是能夠重復進行數(shù)據(jù)轉換的速度，即每秒轉換的次數(shù)。而完成一次A/D轉換所需的時間（包括穩(wěn)定時間），則是轉換速率的倒數(shù)。</p><p>　　5：在本系統(tǒng)中的應用</p><p>　　以上對ADC0809的介紹大家肯定已經(jīng)有所了解，現(xiàn)

73、在介紹一下它在本系統(tǒng)中的應用。</p><p>　　由于采樣到的是電壓信號，而單片機通信不能識別這些模擬信號必須是數(shù)字信號才能識別，所以才要用ADC0809轉換成數(shù)字信號傳送給單片機進行處理。我們在使用時只對有效值檢波器的輸出信號進行模數(shù)轉換因此我們只用到1路模擬采集在本系統(tǒng)硬件電路中我們采用的是IN3通道選通，在選擇通道時ABC直接賦值110而沒有讓單片機對它進行控制。采樣到的信號送至單片機的P1。單片機內部接

74、受到數(shù)字信號后是直接轉換成十進制代碼的也就是:0~255(00000000~11111111)，最后只要把采樣到的數(shù)字信號通過編程由單片機自己處理在數(shù)碼管上顯示。</p><p>　　3.1.9單片機的選擇</p><p>　　圖20：AT89C52管腳圖</p><p>　　AT89C52是51系列單片機的一個型號，它是ATMEL公司生產(chǎn)的。</p>

75、<p>　　AT89C52是一個低電壓，高性能CMOS 8位單片機，片內含8k bytes的可反復擦寫的Flash只讀程序存儲器和256 bytes的隨機存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產(chǎn)，兼容標準MCS-51指令系統(tǒng)，片內置通用8位中央處理器和Flash存儲單元，功能強大的AT89C52單片機可為您提供許多較復雜系統(tǒng)控制應用場合。</p><p>　　AT

76、89C52有40個引腳，32個外部雙向輸入/輸出（I/O）端口，同時內含2個外中斷口，3個16位可編程定時計數(shù)器,2個全雙工串行通信口，2個讀寫口線，AT89C52可以按照常規(guī)方法進行編程,但不可以在線編程(S系列的才支持在線編程)。其將通用的微處理器和Flash存儲器結合在一起，特別是可反復擦寫的Flash存儲器可有效地降低開發(fā)成本。</p><p>　　兼容MCS51指令系統(tǒng) · 8k可反復擦寫(&

77、gt;1000次）Flash ROM </p><p>　　· 32個雙向I/O口 · 256x8bit內部RAM </p><p>　　· 3個16位可編程定時/計數(shù)器中斷 · 時鐘頻率0-24MHz </p><p>　　· 2個串行中斷 · 可編程UART串行通道 </p><p&

78、gt;　　· 2個外部中斷源 · 共6個中斷源 </p><p>　　· 2個讀寫中斷口線 · 3級加密位 </p><p>　　· 低功耗空閑和掉電模式 · 軟件設置睡眠和喚醒功能</p><p>　　1-8引腳，屬于P1口，與c51不同的是，其p1.0與p1.1可以作為定時/計數(shù)器的外部輸入，作為定時計

79、數(shù)器用，p1口是內置上拉電阻的io口，可以輸入輸出電流，單引腳20ma，如果是給外部芯片賦值，可直接接入，如果要驅動外部電路，比如，發(fā)光二極管，需要再接上限流電阻電阻。因為單片機的輸出電流畢竟都非常小，如果要有更大的電流，如驅動蜂鳴器，繼電器，則接三極管作為反相且放大大電流的作用。與之相對應的，p0口并不具有內置上拉電阻，所以必須加上10k的排阻，否則置一的時候輸出為高阻態(tài)，加上10k或者4.7k都可以，置一的時候便可以為一了，這就是i

80、o口的普通應用。</p><p>　　A89C52P為40 腳雙列直插封裝的8 位通用微處理器，采用工業(yè)標準的C51內核，在內部功能及管腳排布上與通用的8xc52 相同，其主要用于會聚調整時的功能控制。功能包括對會聚主IC 內部寄存器、數(shù)據(jù)RAM及外部接口等功能部件的初始化，會聚調整控制，會聚測試圖控制，紅外遙控信號IR的接收解碼及與主板CPU通信等。主要管腳有：XTAL1（19 腳）和XTAL2（18 腳）為振

81、蕩器輸入輸出端口，外接12MHz 晶振。RST/Vpd（9 腳）為復位輸入端口，外接電阻電容組成的復位電路。VCC（40 腳）和VSS（20 腳）為供電端口，分別接+5V電源的正負端。P0~P3 為可編程通用I/O 腳，其功能用途由軟件定義，在本設計中，P0 端口（32~39 腳）被定義為N1 功能控制端口，分別與N1的相應功能管腳相連接，13 腳定義為IR輸入端，10 腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳

82、）和SCLS（19腳）端口，12 腳、27 腳及28 腳定義為握手信號功能端口，連接主板CPU 的相應功能端，用于當前制式的檢測及會聚調整狀態(tài)進入的控制功能。</p><p><b>　　P0 口</b></p><p>　　P0 口是一組8 位漏極開路型雙向I/O 口， 也即地址/數(shù)據(jù)總線復用口。作為輸出口用時，每位能吸收電流的</p><p&g

83、t;　　方式驅動8 個TTL邏輯門電路，對端口P0 寫“1”時，可作為高阻抗輸入端用。</p><p>　　在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉換地址（低8 位）和數(shù)據(jù)總線復用，在訪問期間激活內部上拉電阻。</p><p>　　在Flash 編程時，P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。</p><p><

84、b>　　P1 口</b></p><p>　　P1 是一個帶內部上拉電阻的8 位雙向I/O 口， P1 的輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯</p><p>　　門電路。對端口寫“1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內部存在上拉</p><p>　　電阻，某個引腳被外部信號拉低時會輸出一個

85、電流(IIL)。</p><p>　　與AT89C51 不同之處是，P1.0 和P1.1 還可分別作為定時/計數(shù)器2 的外部計數(shù)輸入（P1.0/T2）和輸入（P1.1/T2EX），</p><p><b>　　參見表1。</b></p><p>　　Flash 編程和程序校驗期間，P1 接收低8 位地址。</p><p>

86、;　　表.P1.0和P1.1的第二功能</p><p><b>　　P2 口</b></p><p>　　P2 是一個帶有內部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯</p><p>　　門電路。對端口P2 寫“1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內部

87、存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。</p><p>　　在訪問外部程序存儲器或16 位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX @DPTR 指令）時，P2 口送出高8 位地址數(shù)據(jù)。在訪問8 位地址的外部數(shù)據(jù)存儲器（如執(zhí)行MOVX @RI 指令）時，P2 口輸出P2 鎖存器的內容。</p><p>　　Flash 編程或校驗時，P2亦接收高位地址和一些控制信號。&

88、lt;/p><p><b>　　P3 口</b></p><p>　　P3 口是一組帶有內部上拉電阻的8 位雙向I/O 口。P3 口輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏</p><p>　　輯門電路。對P3 口寫入“1”時，它們被內部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。</p&

89、gt;<p>　　P3 口除了作為一般的I/O 口線外，更重要的用途是它的第二功能</p><p>　　P3 口還接收一些用于Flash 閃速存儲器編程和程序校驗的控制信號。</p><p><b>　　（二）軟件設計</b></p><p>　　圖21 系統(tǒng)軟件流程</p><p>　　本系統(tǒng)的軟件部分的

90、主要功能是：配合有效值檢波器、ADC0809模數(shù)轉換電路和AT89C51來完成對前面濾波器出來的模擬信號的大小的顯示，由于有效值檢波器出來的信號只是有效值，最后到單片機的數(shù)字信號也是采集到的有效值，所以還要顯示被測波形的峰峰值還需要通過單片機內部進行換算后再傳遞到數(shù)碼管進行顯示。</p><p>　　本系統(tǒng)的軟件不是特別復雜，詳細程序見附錄，整個軟件要完成的只是一個顯示濾波出來波形大小的功能，</p>

91、<p><b>　　四、理論與測試</b></p><p><b>　　4.1 測試方法</b></p><p>　　先進行各個模塊測試，在每個模塊都能完成各自的指標時然后再把整個系統(tǒng)連接起來，接通電源，調節(jié)電路，直到達到指標要求，這樣提高了測試效率。</p><p><b>　　4.2 測試結果&

92、lt;/b></p><p>　?。?）方波振蕩電路，采用6MHz晶振等組成，為后級電路提供方波信號。其仿真與測試結果如下：</p><p>　　圖22 方波仿真（左）測試（右）</p><p>　　從圖22可知，振蕩電路的測試結果與仿真結果比較符合。</p><p>　?。?）10 kHz、30 kHz 、50 kHz諧波幅值測試&

93、lt;/p><p>　　為了更加熟悉電路特性，對電路輸出波形的幅值進行簡單測試，測試結果見下表：</p><p>　　表1 10 kHz、30 kHz 、50 kHz幅值測試與誤差</p><p>　　從表1中的數(shù)據(jù)可以看出，測得的各正弦信號的幅值，其顯示值與測試值的誤差不大于5％。由于在最后的調試時濾波出來的50K的信號波形不是很好，存在毛刺和失真所以最后沒有加

94、入顯示的行列，也沒有對5次諧波進行合成。</p><p>　?。?）濾波電路輸出波形測試，以10 kHz為例，波形如下：</p><p>　　為了更加了解濾波電路的性能，和測試電路參數(shù)的合理性，以10 kHz方波信號為例，把仿真波形與測試波形比較。</p><p>　　圖23 10 kHz濾波—仿真（左）測試（右）</p><p>　　從圖

95、23中可以看出，10 kHz方波信號經(jīng)過濾波電路，轉換后的正弦信號與仿真結果比較符合，說明濾波電路的參數(shù)設置比較合理。</p><p>　　（4）加法電路輸出波形測試： </p><p>　　為了更加了解電路，并測試電路參數(shù)的合理性，做了10 kHz、30 kHz的合成波；10 kHz、30 kHz、50 kHz的合成波；10 kHz、30 kHz、50 kHz合成三角波的理論與測試的比較

96、：</p><p>　　10 kHz、30 kHz合成方波</p><p>　　圖13-1 10 kHz、30 kHz合成波—仿真（左）測試（右）</p><p>　　從圖13-1可以看出10 kHz、30 kHz兩個正弦信號合成的方波與仿真結果相似；但是遺憾的是由于最后做到5次諧波時波形出現(xiàn)了毛刺和失真，我努力克服但是越做到最后由于是模擬電路就出現(xiàn)了振蕩。 &l

97、t;/p><p>　　10 kHz、30 kHz、50 kHz合成三角波</p><p>　　圖13-3 10 kHz、30 kHz合成三角波—仿真（左）測試（右）</p><p>　　從圖13-1、13-2、13-3三幅圖中，可以看出10 kHz、30 kHz兩個正弦信號合成的方波與仿真結果相似；10 kHz、30 kHz、50 kHz三個正弦信號合成的方波與仿真結

98、果相似；10 kHz、30 kHz、50 kHz三個正弦信號合成的三角波與仿真結果相似。</p><p><b>　　結束語</b></p><p>　　經(jīng)過2個多月的奮斗，組成的系統(tǒng)能夠得到滿足要求的10 kHz、30 kHz的正弦信號，并具有確定的相位，滿足6V和2V的幅值要求；實現(xiàn)把10 kHz和30 kHz合成為一近似方波，并滿足幅值為5V；并且把50KHz的

99、方波分頻出來再通過濾波器變換成了正弦波，實現(xiàn)對各個正弦信號的幅度進行測量，并把誤差控制在5%.</p><p>　　本設計以多功能、低功耗、操作方便、結構簡單、易于調試為主要設計原則。在系統(tǒng)設計過程中，力求硬件電路簡單，充分發(fā)揮軟件編程方便靈活的特點，并最大限度挖掘單片機片內資源，來滿足系統(tǒng)設計要求。</p><p>　　在電路設計中采用模塊設計法，對各電路模塊進行單獨設計和測試，最后將各

100、模塊組合后進行整體測試單片機軟件可先在Proteus軟件中調試，再與硬件系統(tǒng)聯(lián)調。</p><p>　　但是遺憾的是由于最后做到5次諧波時波形出現(xiàn)了毛刺和失真，我努力克服但是越做到最后由于是模擬電路就出現(xiàn)了振蕩，我不會放棄雖然在本次課題研究中沒能解決但是在今后的學習工作中我還會繼續(xù)研究</p><p><b>　　參考文獻</b></p><p&g

101、t;　　1］Paul Scherz.發(fā)明者電子設計寶典.福州：福建科學技術出版社，2004</p><p>　?。?］黃爭，李琰.運算放大器應用手冊.北京：電子工業(yè)出版社，2010</p><p>　?。?］張明金.電工基礎.北京：北京師范大學出版社，2008</p><p>　?。?］童詩白，華成英.模擬電子技術基礎.北京：高等教育出版社，2003</p&g

102、t;<p>　　[5] 黃志偉.全國大學生電子設計競賽系統(tǒng)設計[M].北京：北京航空航天大學出版社，2006.</p><p>　　[6] 張友德.單片微型機原理、應用與試驗[M].上海：復旦大學出版社，2006.</p><p>　　[7] 高吉祥.全國大學生電子設計競賽培訓系列教程[M].北京：電子工業(yè)出版社，2007.</p><p>　　[8]

103、 蕭奮洛.嵌入式邏輯分析儀的設計與實現(xiàn)[J].世界電子元器件,2005，（10）：78-83.</p><p>　　[9] 劉新.淺談邏輯分析儀[J].計量與測試技術,2006，33（3）：17-20.</p><p>　　[10]王景存．用FPGA實現(xiàn)數(shù)字邏輯分析儀設計[J]．武漢科技大學學報，2001，（32）：298-300．</p><p>　　[11]孔冬

104、蓮.基于示波器的簡易邏輯分析儀設計[J].鄂州大學學報，2006，（3）：8-9.</p><p>　　[12]陸綺榮.基于雙CPU邏輯分析儀的設計與實現(xiàn)[J].儀器儀表學報，2006，（2）：209-212.</p><p>　　[13]繆毅.微機數(shù)據(jù)發(fā)生器與邏輯分析儀構成的現(xiàn)代數(shù)字測試系統(tǒng)[J].無線電工程， 1992，（06）：23-25.</p><p>　

105、　[14] Peter van Roy. Challenges in developing useful and practical static analysis for logic programs[J].lecture Notes in Computer Science,1993(724):111.</p><p>　　[15]Yu.S.Solonetskill. Combined means of sig

106、nature-logic analysis[J].Measurement Techniques，1996, 39(5):561-564.</p><p><b>　　致 謝</b></p><p>　　在本次畢業(yè)設計的進行過程中，我得到了很多人的幫助，在此表示衷心的感謝!</p><p>　　首先要感謝李月紅指導老師的悉心指導，指導老師幫助我

107、開拓思路，鼓勵我做好課題。老師做事的那種熱情讓我深感震撼，使我也很有熱情地投入到我的課題中去。</p><p>　　創(chuàng)新實驗室的同學也不時地幫助我，并且共同營造了良好的學習和討論環(huán)境。</p><p>　　在整個制作過程中我還要感謝朱雷老師，由于AD637這塊片子比較貴，在我沒有辦法找到這塊片子的時候是他借給了我。 </p><p>　　我還要感謝電信學院實驗室中心

108、提供的良好的科研環(huán)境和測試條件，感謝學校圖書館提供的相關資料。</p><p><b>　　附錄</b></p><p>　　附錄一：信號采集顯示程序</p><p>　　#include<reg52.h> </p><p>　　unsigned char code dispbitcode[]={0xf

109、e,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f};</p><p>　　unsigned char code LEDcode[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x00};</p><p>　　unsigned char code LEDcode1[]={0xbf,0x86,0xdb,0xcf

110、,0xe6,0xed,0xfd,0x87,0xff,0xef};</p><p>　　unsigned char disbuf[8]={0,0,0,0,10,10,10,10};</p><p>　　unsigned char dispcount;</p><p>　　sbit START=P3^1;</p><p>　　sbit OE=P3

111、^0;</p><p>　　sbit EOC=P3^2;</p><p>　　//unsigned char channel=0xfd;</p><p>　　unsigned int uiResult;</p><p>　　float aa,bb;</p><p>　　void delay2ms(void)</p

112、><p><b>　　{</b></p><p>　　unsigned char i,j;</p><p>　　for(i=2;i>0;i++)</p><p>　　for(j=256;j>0;j--);</p><p><b>　　}</b></p>

113、<p>　　void Display()</p><p><b>　　{</b></p><p><b>　　P2=0xff;</b></p><p>　　P0=LEDcode1[disbuf[0]];</p><p>　　P2=dispbitcode[0];</p><