畢業(yè)論文---基于tms 320c5416 dsp芯片的音頻信號的分析器的設(shè)計

1、<p><b>　　摘要</b></p><p>　　基于TMS 320C5416 DSP芯片的音頻信號的分析器的設(shè)計</p><p>　　DSP 技術(shù)在音頻處理領(lǐng)域的應(yīng)用越來越廣。目前，在很多語音處理系統(tǒng)中都用到了語音分析模塊，采集現(xiàn)場的聲音并進(jìn)行頻譜分析。語音處理系統(tǒng)的實時性、功耗、體積、以及對語音信號的保真度都是很影響系統(tǒng)性能的關(guān)鍵因素。因此，音頻信號

2、的分析器的設(shè)計是非常必要的。</p><p>　　本設(shè)計采用的高速TMS320C5416DSP芯片，最高頻率能達(dá)到160MIPS，能夠很好的解決系統(tǒng)的實時性；采用的數(shù)字編解碼芯片TLV320AIC23(以下簡稱AIC23)具有16~32位采樣精度，采樣頻率范圍從8kHz~96kHz。因此，該音頻編解碼芯片與TMS320C5416DSP的結(jié)合是可移動數(shù)字音頻錄放系統(tǒng)、現(xiàn)場語音分析系統(tǒng)的理想解決方案。</p&g

3、t;<p>　　本文首先介紹了基于TMS320C5416DSP芯片的語音分析系統(tǒng)的工作原理，給出了整體設(shè)計方案和工作框圖，然后給出了系統(tǒng)的硬件設(shè)計方案； 接著介紹了基于TMS320C5416DSP芯片的語音錄放系統(tǒng)的軟件設(shè)計。</p><p>　　在整個設(shè)計過程中，我們采用了TLV320AIC23DSP芯片為核心音頻錄放接口器件，結(jié)合TMS320C5416DSP芯片，語音數(shù)據(jù)存儲FLASH存儲器等進(jìn)

4、行了硬件設(shè)計。軟件部分則采用模塊化的設(shè)計方法，用C語言來實現(xiàn)。</p><p>　　該語音錄放器的設(shè)計能夠完成語音采集，存儲，濾波，頻譜分析，基本實現(xiàn)了語音分析功能。</p><p>　　關(guān)鍵詞：TMS320C5416，TLV320AIC23,DSP，語音分析</p><p>　　THE DESIGN OF SPEECH ANALYSOR BASED ON TMS3

5、20C5416 DSP CHIP</p><p><b>　　ABSTRACT</b></p><p>　　The use of DSP technology in the field of audio processing is increasingly wider. At present, many speech processing systems are us

6、ed in speech-analysis module, acquisition scene speech and stored for speech-process. Speech-processing System with real-time, power consumption, size, and the speech signal fidelity is a key factor which is affecting sy

7、stem performance. Therefore, speech recording and playing design is very necessary.</p><p>　　The design of high-speed chip used TMS320C5416 DSP, the maximum frequency can reach 160 MIPS , which is a good sol

8、ution to the real-time system; the figures used in the codec chip TLV320AIC23 (hereinafter referred AIC23) is 16 ~ 32 Sampling precision, sampling frequency’s range from 8kHz~96kHz. Therefore, The Audio Decoder Chip and

9、the combination TMS320C5416 DSP Mobile Digital Speech-analysis System Speech Acquisition scene, is the ideal solution.</p><p>　　This paper firstly introduces the Speech-analysis of principle based on TMS320C

10、5416 DSP chip, given the overall design of the plan and diagram, and then gives the system hardware design program; Secondly Speech-analysis System software design based on TMS320C5416 DSP chip . </p><p>　　T

11、hroughout the design process, we used TLV320AIC23 DSP core chips for audio-recording device interface, TMS320C5416 DSP combination of chips, Speech Data Storage Flash memory, and so on the hardware design. Software is a

12、modular design method, the C language to achieve.</p><p>　　The speech recording of the design is to complete speech acquisition, storage, filtering, spectrum-analysis. The basic realization of the Speech-ana

13、lysis function</p><p>　　KEY WORDS：TMS320C5416，TLV320AIC23，DSP，Speech-analysis</p><p><b>　　目錄</b></p><p>　　前言.1</p><p>　　第1章 語音分析的技術(shù)方案及硬件電路設(shè)

14、計.2</p><p>　　1.1語音分析器的性能指標(biāo)和硬件方案 .2</p><p>　　1.1.1 語音分析器的性能指標(biāo).2</p><p>　　1.1.2 硬件設(shè)計方案.3</p><p>　　1.2語音分析系統(tǒng)的硬件電路設(shè)計.4</p><

15、p>　　1.2.1 TMS320C5416DSP數(shù)字信號處理接口電路模塊.5</p><p>　　1.2.2 TLV320AIC23語音采集、回放接口電路模塊.9</p><p>　　1.2.3語音數(shù)據(jù)存儲接口電路模塊 .12</p><p>　　1.2.4 音頻接口電路模塊 .13<

16、/p><p>　　1.2.5 電源接口電路模塊.15</p><p>　　第2章 語音分析器的應(yīng)用軟件設(shè)計.17</p><p>　　2.1 語音分析器應(yīng)用軟件系統(tǒng)的設(shè)計方案.17</p><p>　　2.2 主程序模塊.17</p><p>　　2.3

17、 語音分析模塊的程序設(shè)計.20</p><p>　　2.3.1 MCBSP的初始化.20</p><p>　　2.3.2 AIC23 的初始化 .22</p><p>　　結(jié)論 .27</p><p>　　參考文獻(xiàn)

18、 .27 </p><p>　　致謝 .31</p><p>　　附錄 33</p><p><b>　　前　言</b></p>

19、<p>　　DSP處理速度快，功耗低，性能好，基于TMS320C5416DSP芯片的語音存儲容量大，具有很好的通信音質(zhì)等特點，因此被廣泛應(yīng)用于很多領(lǐng)域中。 </p><p>　　本設(shè)計實現(xiàn)的語音分析系統(tǒng)具有如下優(yōu)點：</p><p>　　1．音頻數(shù)據(jù)占用資源少</p><p><b>　　2．音質(zhì)通信級</b></p>

20、<p><b>　　3．開發(fā)難度低</b></p><p>　　4．語音芯片與DSP接口電路簡單</p><p><b>　　5．體積小</b></p><p>　　在論文完成過程中，我首先在圖書館查閱相關(guān)書籍研究如何進(jìn)行基于TMS320C5416DSP芯片的語音錄放器的方案設(shè)計，然后對系統(tǒng)內(nèi)部所需要的各個模塊

21、進(jìn)行設(shè)計并對芯片做了詳細(xì)研究；其次參閱相關(guān)資料在計算機(jī)和實驗板上進(jìn)行應(yīng)用軟件的設(shè)計、編程與調(diào)試，然后在老師指導(dǎo)下進(jìn)行硬件與軟件的聯(lián)合調(diào)試；最后自己對畢業(yè)設(shè)計資料進(jìn)行整理，總結(jié)，完成畢業(yè)設(shè)計論文。</p><p>　　在整個設(shè)計過程中，本文首先介紹了基于TMS320C5416DSP芯片的語音錄放系統(tǒng)的工作原理，給出了整體設(shè)計方案和工作框圖，然后給出了系統(tǒng)的硬件設(shè)計方案；在硬件設(shè)計中，我們采用了TLV320AIC23

22、DSP芯片為核心音頻錄放接口器件，結(jié)合TMS320C5416DSP芯片，語音數(shù)據(jù)存儲FLASH存儲器等基本完成了語音錄放器硬件的設(shè)計過程；最后介紹了基于TMS320C5416DSP芯片的語音錄放系統(tǒng)的軟件設(shè)計，軟件部分主要是在CCS環(huán)境下用C語言編程實現(xiàn)。將外部輸入的模擬語音信號，經(jīng)由高保真語音芯片AIC23進(jìn)行采樣后保存在外擴(kuò)存儲器存儲空間中，然后這些存儲的數(shù)字語音信號經(jīng)過DSP帶緩沖串口MCBSP 2 讀入DSP，經(jīng)過FIR數(shù)字低通

23、濾波器濾除語音信號中高頻部分及其它噪聲，最后對這些語音信號的FFT變換。</p><p>　　該語音分析器的設(shè)計能夠完成語音采集，播放，存儲，頻譜分析，基本實現(xiàn)了語音分析功能。隨著技術(shù)的進(jìn)步，TMS320C5416DSP與TLV320AIC23的結(jié)合的語音編碼方案將會有更好的應(yīng)用前景。</p><p>　　第1章 語音分析器的技術(shù)方案及硬件電路設(shè)計</p><p>

24、　　在當(dāng)今的數(shù)字化時代背景下，DSP已成為通信、計算機(jī)、消費類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件，是集成電路中發(fā)展最快的電子產(chǎn)品，并成為電子產(chǎn)品更新?lián)Q代的決定因素。DSP芯片已經(jīng)被廣泛地應(yīng)用于當(dāng)今技術(shù)革命的各個領(lǐng)域，而且DSP技術(shù)也正以極快的速度被應(yīng)用在通信、電子系統(tǒng)、信號處理系統(tǒng)等許多領(lǐng)域中。 </p><p>　　基于TMS320C5416DSP芯片的語音分析器的設(shè)計系統(tǒng)的主要功能對語音信號進(jìn)行采樣濾波后FFT變換，然

25、后觀察其頻譜分布。通過該分析器可觀察到語音信號頻譜特征的觀察，從而為語音的編解碼，壓縮，解壓縮，語音編碼，語音識別語音合成，語音增強等實時語音處理方法的實現(xiàn)及參數(shù)的選取提供依據(jù)。</p><p>　　本系統(tǒng)是一個數(shù)字信號處理系統(tǒng)，是電子技術(shù)、信號處理技術(shù)與計算技術(shù)相結(jié)合的產(chǎn)物，也是一個軟硬件結(jié)合的系統(tǒng)。</p><p>　　1.1語音分析器的性能指標(biāo)和硬件方案</p><

26、;p>　　1.1.1 語音分析器的主要性能</p><p>　　本設(shè)計實現(xiàn)的語音錄放器具有如下主要性能：</p><p>　　1．由于語音信號的頻率范圍為300Hz-3400Hz（人說話聲音）或20Hz-20kHz（音樂，占音頻信號全頻率），根據(jù)采樣定理，為保證信息不失真，確定系統(tǒng)的采樣頻率為8KHz或96kHz;</p><p>　　2．結(jié)合系統(tǒng)采用的TMS

27、320C5416芯片處理速度以及信號采樣頻率的要求，采用TLV320AIC23DSP芯片作為系統(tǒng)的A/D轉(zhuǎn)換芯片;</p><p>　　3．根據(jù)上述技術(shù)指標(biāo)確定TMS320C5416系統(tǒng)的外圍接口方式。</p><p>　　本設(shè)計實現(xiàn)的語音分析系統(tǒng)具有如下優(yōu)點：</p><p>　　1．音頻數(shù)據(jù)占用資源少</p><p><b>　

28、　2．音質(zhì)通信級高</b></p><p><b>　　3．開發(fā)難度低</b></p><p>　　4．語音芯片與DSP 接口電路簡單</p><p><b>　　5．體積小</b></p><p>　　1.1.2 硬件設(shè)計方案</p><p>　　DSP 技術(shù)在

29、音頻處理領(lǐng)域的應(yīng)用越來越廣。目前，在很多語音處理系統(tǒng)中都用到了語音分析模塊，采集現(xiàn)場的聲音并存儲起來對語音信號的頻譜特征進(jìn)行觀察，為確定最佳的語音壓縮的方法和參數(shù)的選擇提供依據(jù)。語音處理系統(tǒng)的實時性、功耗、體積、以及對語音信號的保真度都是很影響系統(tǒng)性能的關(guān)鍵因素。</p><p>　　本系統(tǒng)用DSP芯片TMS320C5416與音頻編解碼芯片TLV320AIC23 實現(xiàn)硬件接口和軟件設(shè)計, 并在此硬件基礎(chǔ)上實現(xiàn)語音

30、信號的采集、播放、存儲、回放。本系統(tǒng)包括音頻采集、DSP對語音信號的處理、Flash存儲三部分。系統(tǒng)結(jié)構(gòu)如圖1-1所示:</p><p>　　圖1-1 總體設(shè)計圖</p><p>　　TMS320C5416作為主芯片實現(xiàn)語音信號采集、存儲和各模塊之間的通信等控制，其主要功能有：上電自舉，將采集壓縮后的音頻信號存儲在Flash中。AIC23的語音信號輸入可以是麥克輸入也可以是線路輸入，這可以

31、通過配置寄存器選擇。當(dāng)能過麥克輸入人的說話聲時，綜合人聲的頻率、數(shù)據(jù)量大小的要求，采樣頻率不需要太高，設(shè)定為8KHz比較合適。實驗證明，在這個采樣頻率下能清晰地采集、回放人的說話聲，并且具有較好的保真度。當(dāng)輸入為音樂或歌曲的線路輸入時，為了保證音質(zhì)不失真，采樣頻率可以設(shè)定為96KHz。</p><p>　　在總體設(shè)計圖中，AIC23是一種高性能的立體聲音頻Codec芯片作為從設(shè)備，主要完成輸入語音信號的A/D轉(zhuǎn)換

32、，語音采樣編解碼及濾波處理，該芯片構(gòu)成簡單，功能強大；TMS320C5416DSP芯片有三個MCBSP(多通道緩沖串口) ，MCBSP0和MCBSP1可完成對AIC23的控制，MCBSP0為語音數(shù)據(jù)接口，完成語音數(shù)據(jù)的交換—數(shù)據(jù)發(fā)送與接收，MCBSP1為數(shù)據(jù)控制接口，主要對AIC23寫控制字；語音數(shù)據(jù)存儲模塊選用Flash存儲器，它是一種可在線進(jìn)行電擦寫可快速訪問，掉電后信息不會丟失的非易失性存儲器，具有可靠性穩(wěn)定性，低成本低功耗，高密

33、度大容量可達(dá)幾個GB，抗震性，尺寸小重量輕等多種先進(jìn)特性，燒錄技術(shù)以Flash閃存為載體進(jìn)行讀取和存儲。</p><p>　　該系統(tǒng)的工作原理是：語音信號通過話筒從線路或麥克輸入口輸入音頻信號送到AIC23中，AIC23控制芯片內(nèi)寄存器，使輸入的音頻信號進(jìn)行A/D轉(zhuǎn)換，一方面將轉(zhuǎn)換得到的數(shù)字語音信號送到TMS320C5416DSP的Flash存儲器暫存起來，每收夠一幀就調(diào)用語音壓縮程序進(jìn)行編碼，編碼后得到的數(shù)據(jù)被

34、TMS320C5416DSP送到Flash存儲器存儲起來；另一方面調(diào)用語音濾波和FFT變換程序?qū)φZ音數(shù)字信號進(jìn)行分析。放音時，先從Flash存儲器中讀出壓縮數(shù)據(jù)送到DSP中，TMS320C5416DSP調(diào)用解壓縮程序還原出語音信號，還原后的語音信號通過耳機(jī)發(fā)送出來。</p><p>　　1.2 語音分析系統(tǒng)的硬件電路設(shè)計</p><p>　　本設(shè)計采用的高速TMS320C5416DSP芯片

35、（該芯片的用途和優(yōu)點及結(jié)構(gòu)功能在后面的器件選擇中有詳細(xì)闡述），最高頻率能達(dá)到160MIPS，能夠很好的解決系統(tǒng)的實時性；采用的數(shù)字編解碼芯片TLV320AIC23(該芯片的用途和優(yōu)點及結(jié)構(gòu)功能也在后面的器件選擇中有詳細(xì)闡述，以下簡稱AIC23)具有16~32位采樣精度。因此，該音頻編解碼芯片與TMS320C5416DSP的結(jié)合是可移動數(shù)字音頻錄放系統(tǒng)、現(xiàn)場語音采集系統(tǒng)的理想解決方案。語音分析器的具體實現(xiàn)原理圖見附錄。</p>

36、<p>　　TMS320C5416有3個MCBSP (多通道緩沖串口)。可以方便地利用其中2個MCBSP完成對AIC23的控制和通信。AIC23芯片是一個可編程芯片,內(nèi)部有11個16位寄存器,控制接口具有SPI和I2C工作方式,這兩種工作方式由MODE引腳(MODE為串行接口輸入模式選擇引腳)來選擇,即:MODE=0為I2C模式;MODE=1為SPI模式。</p><p>　　AIC23有獨立的控制

37、接口和數(shù)據(jù)接口，控制口用于接收控制器的命令字，數(shù)據(jù)接口與DSP完成語音數(shù)據(jù)的交換。AIC23的工作時鐘由外接的一個11.2896M的晶振提供。DSP的工作時鐘是由12M外部晶振提供。本系統(tǒng)用到了利用C5416DSP的MCBSP0和MCBSP1，分別與AIC23 的控制和數(shù)據(jù)接口相連。C5416DSP與AIC23的接口電路如圖1-2所示。</p><p>　　圖1-2 TMS320C5416DSP與TLV320AI

38、C23的接口電路框圖</p><p>　　1.2.1 TMS320C5416DSP數(shù)字信號處理接口電路模塊</p><p>　　系統(tǒng)采用的主芯片是TI 公司的一款16位定點DSP：TMS320C5416(以下簡稱C5416)，主要是考慮到C5416片內(nèi)具有128K*16位的內(nèi)部RAM，這對提高系統(tǒng)總體性能和集成度有很大的幫助。另外C5416還具有3個MCBSP多通道緩沖串口，該串口與SPI

39、器件兼容，提供多達(dá)128個發(fā)送和接收通道。與其他C54xDSP芯片一樣C5416具有功耗低、運算速率高、性價比高的優(yōu)點。另外C5416具有如下特點：當(dāng)核電壓為1.6伏特時的工作頻率可達(dá)到160MIPS；能訪問64K數(shù)據(jù)存儲空間、64K I/O空間、以及192K程序存儲空間。</p><p>　　TMS320C5416作為主芯片實現(xiàn)語音信號采集、存儲和各模塊之間的通信等控制，其主要功能有：上電自舉，讀取鍵盤值并初始

40、化音頻編碼芯片和液晶屏，控制AIC23并通過液晶屏顯示AIC23 的工作狀態(tài)，將采集壓縮后的音頻信號存儲在Flash 中。</p><p>　　TMS320C5416通過以下引腳與TLV320AIC23連接。BCLKX0/BCLKX1:緩沖串口0和1的發(fā)送時鐘,用于對來自緩沖串行口發(fā)送移位 寄存器和傳送至數(shù)據(jù)發(fā)送引腳的數(shù)據(jù)進(jìn)行定時；BDX0/BDX1:緩沖串行口數(shù)據(jù)發(fā)送端,來自緩沖串行口發(fā)送移位寄存器中的數(shù)據(jù)經(jīng)該

41、引腳串行發(fā)送；BFSX0/BFSX1:用于發(fā)送輸出的幀同步脈沖；BDR0: 緩沖串行口數(shù)據(jù)接收端；BFSR0: 用于接收輸入的幀同步脈沖；X2/CLKIN:由晶振接到內(nèi)部振蕩器的輸入引腳。</p><p>　　TMS320C5416與FLASH存儲器連接時，DSP采集到的32位語音數(shù)據(jù)通過外部數(shù)據(jù)總線的低8位分4次，從左聲道的高8位到右聲道的低8位依次寫入Flash。</p><p>　　

42、DSP提供工作時鐘由外接的一個晶振提供，DSP的工作時鐘是5倍頻后的時鐘：56.488M。</p><p>　　TMS320C5416主電路模塊電路如圖1-3所示。</p><p>　　1．C5416DSP芯片的總線結(jié)構(gòu)</p><p>　　DSP芯片的基本特點是采用了哈佛總線結(jié)構(gòu)，C5416DSP芯片的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)

43、。8組總線分為1組程序總線，3組數(shù)據(jù)總線和4組地址總線。</p><p>　　2．C5416DSP芯片的中央處理器</p><p>　　中央處理器CPU是DSP器件的核心部件，它的性能直接關(guān)系到DSP器件的性能。為了滿足處理速度的要求，TMS320C5416DSP芯片的CPU采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行結(jié)構(gòu)設(shè)計，使其能在一個指令周期內(nèi)，高速地完成多項算術(shù)運算。</p>

44、<p>　　CPU的基本組成如下：40位算術(shù)邏輯運算單元（ALU）；2個40位累加器（ACCA，ACCB）；1個支持16—30位移位的桶形移位寄存器；乘法器—加法器單元（MAC）；比較選擇和存儲單元（CSSU）；指數(shù)編碼器；CPU狀態(tài)和控制寄存器。</p><p>　　3．C5416DSP芯片的存儲空間結(jié)構(gòu)</p><p>　　TMS320C5416DSP芯片共有192千字的可

45、尋址存儲空間。這192千字的存儲空間分為3個獨立的可選擇空間，分別為：64千字的程序存儲空間；64千字的數(shù)據(jù)存儲空間；64千字的I/O空間。所有的TMS320C5416DSP芯片都包括內(nèi)部隨機(jī)存儲器（RAM）和只讀存儲器（ROM）。內(nèi)部隨機(jī)存儲器RAM又分為單尋址RAM（SARAM）和雙尋址RAM(DARAM)兩種類型。</p><p>　　通常，SARAM和DARAM被映射到數(shù)據(jù)存儲空間用來存儲數(shù)據(jù)，也可以映射

46、到程序空間用來存儲程序代碼。TMS320C5416DSP芯片的并行結(jié)構(gòu)和內(nèi)部隨機(jī)存儲器RAM的雙尋址能力，可使CPU在任何一個給定的機(jī)器周期內(nèi)同時執(zhí)行4次存儲器操作，包括1次取指，2次讀操作數(shù)和1次寫操作數(shù)。</p><p>　　4．C5416DSP芯片的片內(nèi)外設(shè)電路</p><p>　　為了滿足數(shù)據(jù)處理的需要，TMS320C5416DSP芯片提供了必要的片內(nèi)外部設(shè)備。這些外部設(shè)備主要包括

47、：通用I/O引腳；定時器；時鐘發(fā)生器；主機(jī)接口HPI；串行通信接口；軟件可編程等待狀態(tài)發(fā)生器；可編程分區(qū)轉(zhuǎn)換邏輯。</p><p>　　5．C5416DSP芯片的系統(tǒng)控制</p><p>　　TMS320C5416DSP芯片的系統(tǒng)控制是由程序計數(shù)器（PC），硬件堆棧，PC相關(guān)的硬件，外部復(fù)位信號，中斷，狀態(tài)寄存器和循環(huán)計數(shù)器（RC）等組成的。</p><p>　　6

48、．TMS320C5416DSP芯片的外部總線</p><p>　　TMS320C5416DSP芯片的外部總線具有很強的系統(tǒng)接口能力，可與外</p><p>　　部存儲器以及I/O設(shè)備相連，能對64K字的數(shù)據(jù)存儲空間，64K字的程序存儲空間，以及64K字的I/O空間進(jìn)行尋址。獨立的空間選擇信號DS，PS和IS允許進(jìn)行物理上分開的空間選擇。接口的外部數(shù)據(jù)準(zhǔn)備輸入信號（READY）與片內(nèi)軟件可編

49、程等待狀態(tài)發(fā)生器一道，可以使處理器與各種不同速度的存儲器和I/O設(shè)備連接。接口的保護(hù)方式能使外設(shè)對TMS320C5416DSP芯片的外部總線進(jìn)行控制，使外部設(shè)備可以訪問程序，數(shù)據(jù)和I/O空間的資源。</p><p>　　C5416DSP芯片是一種特殊結(jié)構(gòu)的微處理器,為了快速實現(xiàn)數(shù)字信號處理運算,采用了流水線指令結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu),可在一個周期內(nèi)對數(shù)據(jù)進(jìn)行高速的算術(shù)運算和邏輯運算。C5416采用先進(jìn)的哈佛結(jié)構(gòu)

50、，具有片內(nèi)存儲器、中斷、串口、并口等豐富的資源，加上高度專業(yè)化的指令系統(tǒng)，使C5416具有很高的性價比，已經(jīng)廣泛應(yīng)用于通信、語音處理、圖像處理、儀器儀表等無線電通信系統(tǒng)中。</p><p>　　1.2.2 TLV320AIC23語音采集及回放接口電路模塊</p><p>　　從適應(yīng)語音信號頻率、滿足實時性、降低成本、簡化設(shè)計的要求出發(fā)，本系統(tǒng)選擇TLV320AIC23。AIC23是一種高性

51、能的立體聲音頻Codec芯片作為從設(shè)備，主要完成輸入語音信號的A/D轉(zhuǎn)換，語音采樣編解碼及濾波處理，該芯片構(gòu)成簡單，功能強大。</p><p>　　AIC23工作電壓3.3 伏特，能在數(shù)字和模擬電壓下工作，與TMS320C5416 的I/O 電壓相兼容，其控制接口和數(shù)字接口與DSP 的MCBSP 端口能夠無縫連接。AIC23的模數(shù)轉(zhuǎn)換（ADCs）和數(shù)模轉(zhuǎn)換（DACs）部件高度集成在芯片內(nèi)部，采用了先進(jìn)的Sigma

52、- delta 過采樣技術(shù)（Sigma- delta一般用于ADC中，是高精度的A/D轉(zhuǎn)換器，該轉(zhuǎn)換器的特點是將絕大多數(shù)的噪聲從動態(tài)轉(zhuǎn)移到阻態(tài)），可以在8K到96K的頻率范圍內(nèi)提供16bit、20bit、24bit和32bit的采樣，ADC和DAC的輸出信噪比分別可以達(dá)到90dB和100dB。</p><p>　　TLV320AIC23通過以下引腳與TMS320C5416連接。BCLK:I2S(一種AIC23的數(shù)

53、字音頻接口支持的通用的音頻格式)串行數(shù)據(jù)傳輸時鐘,當(dāng)AIC23為主模式時BCLK由AIC23產(chǎn)生并提供給DSP,頻率為主時鐘的1/4,當(dāng)從模式時由DSP產(chǎn)生；DIN: I2S格式串行數(shù)據(jù)輸入端,送入立體聲DAC；DOUT: I2S格式串行數(shù)據(jù)輸出端,由立體聲ADC產(chǎn)生；LRCIN/LRCOUT: I2S格式數(shù)據(jù)輸入/出幀同步信號；SCLK:控制端口移位時鐘；SDIN:控制端口串行數(shù)據(jù)輸入,用來傳輸配置AIC23內(nèi)部寄存器數(shù)據(jù)；/CS:控

54、制端口輸入和地址鎖存選擇端,在SPI控制模式下,作為數(shù)據(jù)鎖存控制端,在I2C模式下,定義外設(shè)的7位地址；XTI/MCLK:晶體或外部時鐘輸入端,AIC23內(nèi)部時鐘由它產(chǎn)生。</p><p>　　AIC23的工作時鐘由外接的一個11.2896M的晶振提供，TLV320AIC23從電路模</p><p>　　塊電路如圖1-4所示。</p><p>　　圖1-4 TLV3

55、20AIC23從電路模塊電路</p><p>　　1．AIC23的管腳及外圍接口</p><p>　　(1) 數(shù)字音頻接口：主要管腳為 BCLK－數(shù)字音頻接口時鐘信號（bit時鐘），當(dāng)AIC23為從模式時（通常情況），該時鐘由DSP產(chǎn)生；AIC23為主模式時，該時鐘由AIC23產(chǎn)生； LRCIN－數(shù)字音頻接口DAC方向的幀信號（I2S模式下word時鐘） LRCOUT－數(shù)字音頻接口A

56、DC方向的幀信號 DIN－數(shù)字音頻接口DAC方向的數(shù)據(jù)輸入 DOUT－數(shù)字音頻接口ADC方向的數(shù)據(jù)輸出 這部分可以和DSP的McBSP（Multi-channel buffered serial port，多通道緩存串口）無縫連接，唯一要注意的地方是McBSP的接收時鐘和AIC23的BCLK都由McBSP的發(fā)送時鐘提供。</p><p>　　(2) 麥克風(fēng)輸入接口：主要管腳為 MICBIAS－提供麥克風(fēng)偏

57、壓，通常是3/4 AVDD MICIN－麥克風(fēng)輸入</p><p>　　(3)LINE IN輸入接口：主要管腳為 LLINEIN－左聲道LINE IN輸入 RLINEIN－右聲道LINE IN輸入 </p><p>　　(4) 耳機(jī)輸出接口：主要管腳為 </p><p>　　LHPOUT－左聲道耳機(jī)放大輸出 RHPOUT－右聲道耳機(jī)放大輸出 LOUT－左聲

58、道輸出 ROUT－右聲道輸出 </p><p>　　(5) 配置接口：主要管腳為 </p><p>　　SDIN－配置數(shù)據(jù)輸入 SCLK－配置時鐘 DSP通過該部分配置AIC23的內(nèi)部寄存器，每個word的前7bit為寄存器地址，后9bit為寄存器內(nèi)容。</p><p>　　(6) 其他：主要管腳為 MCLK－芯片時鐘輸入(12.288M、11.2896M、

59、18.432M、16.9344M) VMID－半壓輸入，通常由一個10U和一個0.1U電容并聯(lián)接地 MODE－芯片工作模式選擇，Master或者Slave CS－片選信號（配置時有效） CLKOUT－時鐘輸出，可以為MCLK或者M(jìn)CLK/2</p><p>　　2．AIC23的控制接口</p><p>　　AIC23有兩個數(shù)字接口，其一是由CS(控制信號)、SDIN(信號數(shù)據(jù)輸入)

60、、SCLK(信號時鐘)和MODE(模式)構(gòu)成的數(shù)字控制接口，通過它將芯片的控制字寫入AIC23，從而控制AIC23功能；另一組是由LRCIN(左右聲控制輸入)、DIN(數(shù)據(jù)輸入)、LROUT(左右聲輸出)、DOUT(數(shù)據(jù)輸出)和BLCK(時鐘)組成的數(shù)字音頻接口，AIC23的數(shù)字音頻信號從這個接口接收或發(fā)出。</p><p>　　AIC23內(nèi)部還包含兩個A/D、D/A 變換器，其字長可以是16、20、24、32，

61、同時AIC23內(nèi)部的時鐘可以通過XTI(晶振時鐘輸入)、XTO(時鐘輸出)和外接晶振構(gòu)成時鐘，也可以由外部直接輸入時鐘信號。AIC23內(nèi)部還包含有MIC偏置電路，使用外接MIC無需外置偏置電路。</p><p>　　1.2.3語音數(shù)據(jù)存儲接口電路模塊 </p><p>　　考慮到存儲器芯片的容量、系統(tǒng)供電、以及對語音信號的讀取速率，本系統(tǒng)采用了具有32M*8位存儲空間的Flash。錄音系統(tǒng)

62、和放音系統(tǒng)的語音數(shù)據(jù)均存儲在Flash存儲器上。Flash存儲器是一種可在線進(jìn)行電擦寫可快速訪問，掉電后信息不會丟失的非易失性存儲器，具有可靠性穩(wěn)定性，低成本低功耗，高密度大容量可達(dá)幾個Gb，抗震性，尺寸小重量輕等多種先進(jìn)特性，燒錄技術(shù)以Flash閃存為載體進(jìn)行讀取和存儲。本次設(shè)計的Flash存儲模塊電路如圖1-5所示：</p><p>　　圖1-5 Flash存儲模塊電路</p><p>

63、;　　Flash 以容量大價格低的優(yōu)勢被廣泛應(yīng)用在便攜式設(shè)備中，同時Flash存儲器在寫入時需要復(fù)雜的操作命令，這樣確保了數(shù)據(jù)寫入的正確性。Flash有8位I/O 端口，地址、命令字以及數(shù)據(jù)復(fù)用這8位I/O 端口。它采用復(fù)雜的操作順序來區(qū)分地址、命令、數(shù)據(jù)信息。DSP采集到的32位語音數(shù)據(jù)通過外部數(shù)據(jù)總線的低8位分4次，從左聲道的高8位到右聲道的低8位依次寫入Flash。</p><p>　　1.2.4 音頻接口

64、電路模塊</p><p>　　AIC23有獨立的控制接口和數(shù)據(jù)接口，控制口用于接收控制器的命令字，數(shù)據(jù)接口與DSP完成語音數(shù)據(jù)的交換。</p><p>　　語音信號通過話筒從麥克或線路輸入口輸入音頻信號送到AIC23中,其中麥克輸入電路和線路輸入模塊電路分別如圖1-6，1-7所示。</p><p>　　圖1-7線路輸入模塊電路</p><p>

65、;　　MCBSP1接AIC23 的控制接口，AIC23提供SPI和I2C兩種控制接口方式，該器件的模式終端狀態(tài)(MODE)決定了控制接口的形式。本設(shè)計將MODE引腳接高選擇SPI方式，SPI模式的特點是只在片選信號有效時鎖存進(jìn)數(shù)據(jù)，由于也是同步串口，所以通過配置MCBSP為Clock Stop Mode（時鐘在幀信號有效時產(chǎn)生，其他時間沒有時鐘信號）可以無縫與AIC23連接。這時，MCBSP的幀信號連接SPI的CS信號，時鐘和數(shù)據(jù)信號與

66、SPI一一對應(yīng)。這種連接只需MCBSP設(shè)置的寄存器，使用比較簡單可靠。 </p><p>　　DSP與AIC23的數(shù)據(jù)交換是通過串口0實現(xiàn)的，其中MCBSP多通道緩沖串口數(shù)據(jù)的接收是通過三級緩沖完成的，即引腳DR上的數(shù)據(jù)先到達(dá)移位寄存器RSR，當(dāng)收到一個滿字之后數(shù)據(jù)被裝載到數(shù)據(jù)接收寄存器RBR中，最后數(shù)據(jù)才被拷貝到接收數(shù)據(jù)寄存器DRR中。DSP通過串口0 接收AIC23采集的語音數(shù)字信號，并且在回放模式下，通過串

67、口將語音信號傳送給AIC23。這時音頻芯片為主器件，給DSP提供幀同步和時鐘信號。</p><p>　　語音信號經(jīng)還原后由耳機(jī)輸出或線路輸出，其中耳機(jī)輸出模塊電路和線路輸出模塊電路分別如圖1-8，1-9所示。</p><p>　　圖1-8耳機(jī)輸出模塊電路</p><p>　　圖1-9線路輸出模塊電路</p><p>　　DSP模式下的數(shù)據(jù)傳輸

68、時序如圖1-10所示：</p><p>　　圖1-10 DSP模式下的數(shù)據(jù)傳輸時序</p><p>　　由DSP模式下的數(shù)據(jù)傳輸時序圖可看出，在幀同步信號(LRCIN/LRCOUT)作用下，串行口先傳送左聲道數(shù)據(jù)再傳送右聲道數(shù)據(jù)，C5416的MCBSP口每接收一個字，內(nèi)部會自動產(chǎn)生一個中斷信號通知DSP保存數(shù)據(jù)，為下一步數(shù)據(jù)處理做好準(zhǔn)備，同時DSP通過MCBSP口向AIC23發(fā)送數(shù)據(jù)，經(jīng)過

69、D/A轉(zhuǎn)換就可以回放語音信號。</p><p>　　1.2.5 電源接口電路模塊</p><p>　　TMS320C5416DSP芯片采用低電壓設(shè)計，并且采用雙電源供電，即內(nèi)核電源CVDD和I/O電源DVDD。I/O電源采用3.3V電源供電，而內(nèi)核電源采用1.6V供電，降低內(nèi)核電源的目的是為了降低功耗。由于TMS320C5416DSP芯片采用雙電源供電，使用時需要考慮它們的加電次序。在理想

70、情況下，DSP芯片上的兩個電源應(yīng)該同時加電，但在有些場合很難做到。若不能做到同時加電，應(yīng)先對DVDD加電，然后再對CVDD加電，同時要求DVDD電壓不超過CVDD電壓2V。這個加電次序主要依賴于芯片內(nèi)部靜電保護(hù)電路，內(nèi)部保護(hù)電路如圖1-11所示。</p><p>　　圖1-11 內(nèi)部靜電保護(hù)電路</p><p>　　從圖中可以看出，DVDD電壓不超過CVDD電壓2V，即用4個二極管降壓，而

71、CVDD電壓不超過DVDD電壓0.5 V，即一個二極管降壓，否則有可能損壞芯片。產(chǎn)生3.3V和1.6V電壓的電路分別如圖1-12，1-13所示。</p><p>　　圖1-12產(chǎn)生3.3V電源電路</p><p>　　圖1-13 產(chǎn)生1.6V的電源電路</p><p>　　第2章 語音錄放器的應(yīng)用軟件設(shè)計</p><p>　　2.1 語音錄放

72、器應(yīng)用軟件系統(tǒng)的設(shè)計方案</p><p>　　本語音錄放系統(tǒng)的軟件開發(fā)環(huán)境是TI 公司的DSP集成開發(fā)環(huán)境CCS2.0。CCS提供了軟件開發(fā)、程序調(diào)試和系統(tǒng)仿真環(huán)境。CCS不但能支持匯編語言，而且還支持C/C++語言進(jìn)行軟件開發(fā)，因此本語音錄放系統(tǒng)的軟件采用C語言混合編寫,主程序和子程序用C語言編寫。這樣，既容易進(jìn)行調(diào)試,又可以提高軟件的執(zhí)行效率,可達(dá)到充分利用DSP芯片的軟硬件資源。</p>&l

73、t;p>　　本系統(tǒng)主要是將現(xiàn)場采集到的語音，即系統(tǒng)采集現(xiàn)場的線路輸入信號或麥克語音信號，并存儲在Flash中，F(xiàn)lash中的語音信號經(jīng)由濾波后的語音信號被播放出來同時進(jìn)行FFT快速離散傅立葉變換。</p><p><b>　　2.2 主程序模塊</b></p><p>　　語音信號通過話筒從線路或麥克輸入口輸入音頻信號送AIC23中，AIC23控制芯片內(nèi)寄存器，

74、使輸入的音頻信號進(jìn)行A／D轉(zhuǎn)換，將A／D轉(zhuǎn)換得到的數(shù)字語音信號經(jīng)由數(shù)字低通濾波器濾波后送到TMS320C5416DSP的Flash存儲器暫存起來，放音時，先從Flash存儲器中讀出數(shù)據(jù)通過耳機(jī)發(fā)送出來。</p><p>　　主程序模塊語音處理工作過程是：首先對系統(tǒng)進(jìn)行初始化，主要包括CPU的時鐘頻率初始化、AIC23的初始化、MCBSP的初始化、語音緩沖區(qū)和工作變量的初始。</p><p>

75、;　　主程序模塊如圖2-1所示</p><p><b>　　主程序模塊</b></p><p>　　語音分析子程序處理過程是：首先初始化TLV320AIC23為語音采集狀態(tài)，然后讀取語音錄音數(shù)據(jù)放入數(shù)據(jù)緩沖區(qū)，調(diào)用FIR程序?qū)Σ蓸訑?shù)據(jù)進(jìn)行濾波，接著將數(shù)字語音數(shù)據(jù)存入FLASH存儲器，儲存后的數(shù)據(jù)通過耳機(jī)發(fā)送出來，另一方面進(jìn)行FFT變換。該子程序模塊流程如下：</

76、p><p>　　濾波器子程序的實現(xiàn)分為以下兩個過程： </p><p>　　1. 濾波器系數(shù)的設(shè)計</p><p>　　使用設(shè)計標(biāo)準(zhǔn)頻率響應(yīng)的基于窗函數(shù)的FIR濾波器，可以實現(xiàn)加窗線性相位FIR數(shù)字濾波器設(shè)計。</p><p>　　語法： b=fir1 (n , Wn , ‘ftype’);</p><p>　　b=

77、fir1 (n , Wn , ‘ftype’ , ‘window’);</p><p>　　其中，n為濾波器的階數(shù)，Wn為濾波器的截止頻率，ftype參數(shù)用來決定濾波器的類型，當(dāng)期為high時，可設(shè)計高通濾波器，stop時可以設(shè)計帶阻濾波器。Window用來指定濾波器采用窗函數(shù)類型，其默認(rèn)值為漢明窗（本程序中使用的是漢明窗）。利用matlab得到系數(shù)放在數(shù)組FH[n]中存放。</p><p&g

78、t;　　2. 循環(huán)緩沖區(qū)法實現(xiàn)濾波</p><p>　　對于N級FIR濾波器，在數(shù)據(jù)存儲器中開辟一個N單元的緩沖區(qū)，用來存放最新的N個輸入樣本。從最新的樣本開始取數(shù)，讀完最后一個樣本后，輸入最新樣本來代替最老樣本，而其它數(shù)據(jù)位置不變，具體是通過子程序init for fir（）來實現(xiàn)。</p><p>　　用濾波器系數(shù)乘以保存的N-1個輸入值和當(dāng)前輸入值并求和，這一過程是通過子程序函數(shù)fi

79、r（）實現(xiàn)的。</p><p>　　FIR濾波子程序模塊流程如下：</p><p>　　FFT 算法的實現(xiàn)主要分為三個步驟：</p><p>　　1. 實現(xiàn)輸入數(shù)據(jù)的比特反轉(zhuǎn)，輸入數(shù)據(jù)的比特翻轉(zhuǎn)實際上就是將輸入數(shù)據(jù)進(jìn)行位碼倒置，以便在整個運算后的輸出序列是一個自然序列。</p><p>　　2. 實現(xiàn)N點復(fù)數(shù)FFT,這一過程的實現(xiàn)分為三個

80、功能塊，即第一級蝶形運算、第二級蝶形運算、第三級蝶形運算乃至log2N級蝶形運算。對于任何一個2的整數(shù)冪N=2m，總可以通過M次分解到2點的DFT計算。通過這樣的M次分解，可構(gòu)成M（log2N）級迭代計算，每級由N/2個蝶形運算組成。</p><p>　　3. 功率普計算，即計算X(k)=X(n) WNnk ，X（k）一般是由實部和虛部組成。?因此計算功率普時，只需將FFT變換好的數(shù)據(jù)，按照實部和虛部求它們的

81、平方和即可。</p><p>　　FFT子程序流程圖如下：</p><p>　　2.3 語音錄放模塊程序設(shè)計</p><p>　　2.3.1 MCBSP的配置</p><p>　　TMS320C5416提供的MCBSP口是一種高速、雙向、多通道帶緩沖的串行接口。它可以與其他C54xDSP器件、編碼器或其他串行接口器件通信。MCBSP的硬件部分

82、是基于標(biāo)準(zhǔn)串行接口的。</p><p>　　AIC23的控制口主要是為了接收DSP的控制字，因此這里DSP MCBSP1作為主器件。AIC23有許多可編程特性，其內(nèi)部有11個9位可編程控制寄存器，DSP通MCBSP1來訪問這些控制寄存器。SDIN為串行數(shù)據(jù)輸入端，它接收DSP串行數(shù)據(jù)，數(shù)據(jù)字長16位，其中高7位為地址信息，低9位為AIC23的命令字。SCLK為控制端口串行數(shù)據(jù)時鐘輸入，DSP串口的采樣率發(fā)生器對C

83、PU時鐘分頻后得到串口的發(fā)送時鐘BCLKX1=225.952KHz，產(chǎn)生的時鐘通過SCLK引腳驅(qū)動AIC23。</p><p>　　AIC23芯片與數(shù)字系統(tǒng)的接口有右判斷模式、左判斷模式、I2S模式和DSP模式四種數(shù)據(jù)格式。數(shù)字音頻接口由時鐘信號BCLK、數(shù)據(jù)信號DIN和DOUT、同步信號LRCIN和LRCOUT組成。由于DSP的MCBSP接口與該芯片的DSP模式相兼容，因此該音頻模塊采用了DSP模式。現(xiàn)對DSP

84、模式進(jìn)行說明。該音頻處理模塊采用的是DSP作為從設(shè)備，AIC23 為主設(shè)備。DSP模式下的數(shù)據(jù)格式為：發(fā)送、接收幀長度為2個字，每個字長16位。幀同步信號有效后跟著是兩個數(shù)據(jù)字。AIC23作為數(shù)據(jù)接口的主器件，為DSP提供發(fā)送接收時鐘，以及幀同步信號，在幀同步信號的下降沿開始傳送數(shù)據(jù)，左通道數(shù)據(jù)組成了首先傳送的數(shù)據(jù)字，緊接著傳送右通道的數(shù)據(jù)。傳送字長32位，其中左通道數(shù)據(jù)16位，右通道數(shù)據(jù)16位。BCLK在主動方式下是輸出，而在從動方式

85、下是輸入。在LRCIN或LRCOUT的下降沿開始數(shù)據(jù)傳輸。DSP為了接收正確的語音數(shù)據(jù)，應(yīng)該將串口的數(shù)據(jù)格式配置為與AIC23相同。幀同步脈沖高電平有效。接收、發(fā)送時鐘CLKR、幀同步信號由外部時鐘驅(qū)動。其中幀同步信號寬度是1個BCLK時鐘寬度。幀周期為32個BCLK時鐘。在</p><p>　　MCBSP的控制模塊包括幀同步信號發(fā)生器、內(nèi)部時鐘發(fā)生器、以及它們的控制電路和多通道選擇。與MCBSP有關(guān)的控制寄存器

86、是通過子地址尋址來訪問的，它有28個子寄存器只占用一個DSP內(nèi)存地址。MCBSP 的子地址寄存器(SPSA)用來指向這些使用同一個內(nèi)存地址的寄存器中的某一個。MCBSP子數(shù)據(jù)寄存器(SPSDx) 用來訪問選中的寄存器。由于我們利用DSP的MCBSP口來控制AIC23芯片,而且2個MCBSP口設(shè)置成不同的工作方式,所以必須把MCBSP初始化為符合AIC23芯片的控制命令時序和要求的工作模式。由于配置每個寄存器的代碼段相同，首先指定子地址寄

87、存器地址，接著給數(shù)據(jù)。</p><p>　　§2.3.2 AIC23的初始化</p><p>　　AIC23具有8個可編程的內(nèi)部寄存器，通過軟件編程能隨時控制AIC23 的采樣頻率，高、低通濾波器的截止頻率，模擬輸入及輸出的增益。</p><p>　　1．AIC23的控制寄存器</p><p>　　控制寄存器的地址在表1-1種已詳

88、細(xì)說明，下面說明各部分意義：</p><p>　　(1)左聲道線路輸入控制寄存器</p><p>　　LRS：左/右聲道線路輸入增益控制調(diào)節(jié)，0＝同步調(diào)節(jié)禁止，1＝同步使能</p><p>　　LIM：左聲道線路輸入靜音控制，0＝正常，1＝靜音</p><p>　　LIV4~0：左聲道音量控制，11111＝±12dB，00000＝－

89、34.5dB，步距1.5dB/LSBX：保留</p><p>　　(2)右聲道線路輸入控制寄存器</p><p>　　(3)左聲道耳機(jī)音量控制寄存器</p><p>　　LSR：左/右聲道音量控制同步調(diào)節(jié)，0＝同步調(diào)節(jié)不使能，1＝同步調(diào)節(jié)使能</p><p>　　LZC：左通道過零偵測（防止干擾進(jìn)入耳機(jī)放大器），0＝關(guān)，1＝開</p&g

90、t;<p>　　LHV（6~0）：耳機(jī)音量控制，1111111＝+6dB，0110000=-73dB</p><p>　　(4)右聲道耳機(jī)音量控制寄存器</p><p>　　(5)濾波器控制寄存器</p><p>　　DACM：D/A 變換電路軟件靜音控制，0＝不靜音，1＝軟件靜音</p><p>　　DEEMP：去加重控制選擇

91、，00＝關(guān)，01＝32kHz，10＝44kHz，11=48kHz</p><p>　　ADCHP：A/D 高通濾波器，0＝關(guān)閉，1＝開</p><p><b>　　(6)休眠控制器</b></p><p>　　OFF：芯片休眠控制，0＝芯片通電，1＝芯片休眠</p><p>　　CLK：時鐘控制，0＝時鐘開啟，1＝時鐘關(guān)

92、閉</p><p>　　OSC：振蕩器控制，0＝振蕩器開啟，1＝振蕩器關(guān)閉</p><p>　　OUT：輸出控制，0＝輸出開啟，1＝輸出關(guān)閉</p><p>　　DAC：D/A 變換控制，0＝D/A 變換開啟，1＝D/A 變換關(guān)閉</p><p>　　ADC：A/D 變換控制，0＝A/D 變換開啟，1＝A/D 變換關(guān)閉</p>

93、<p>　　MIC：話筒電路控制，0＝開啟，1＝關(guān)閉</p><p>　　LINE：線路輸入控制，0＝開，1＝關(guān)</p><p>　　(7)數(shù)字音頻接口格式控制寄存器</p><p>　　MS：主/從模式控制位，0＝從模式，1＝主模式</p><p>　　LRSWAP：D/A 左右通道交換控制位，0＝不交換，1＝交換</p&g

94、t;<p>　　LRP：D/A 左右數(shù)字聲道幀相位</p><p>　　IWL：數(shù)字音頻字長</p><p>　　FOR：數(shù)字音頻接口格式選擇</p><p>　　(8)取樣率控制寄存器</p><p>　　CLKOUT：輸出時鐘分頻控制，0＝不分頻，1＝二分頻</p><p>　　CLKIN：輸入時鐘分

95、頻控制，0＝不分頻，1＝二分頻</p><p>　　SR：采樣率控制位，見下表</p><p>　　BOSR：超采樣率控制</p><p>　　USB/Normal：時鐘模式，0＝普通模式，1＝USB 模式</p><p>　　(9)數(shù)字接口激活寄存器</p><p>　　ACT：激活接口，0＝不激活，1＝激活<

96、/p><p>　　在程序中若改變其它寄存器位，要激活一次接口，否則接口不工作。</p><p><b>　　(10)復(fù)位寄存器</b></p><p>　　RES：復(fù)位控制，只要向寄存器寫一個數(shù)，芯片內(nèi)寄存器復(fù)位，恢復(fù)默認(rèn)值。</p><p>　　2．控制寄存器的使用</p><p>　　設(shè)計時, 可

97、以通過數(shù)據(jù)的串行傳輸來控制TLV320AIC23。這串?dāng)?shù)據(jù)的前半部分用于控制寄存器的地址, 接下來的部分對應(yīng)于該寄存器所要寫入的值。對于這種串行傳輸?shù)目刂茢?shù)據(jù), 可以分為兩個8Bit進(jìn)行處理。考慮到實際情況,使用匯編語言既直觀又方便, 因此, 對于I2C寫入模塊, 可使用匯編語言。下面是以DSP TMS320VC5416芯片為例列出的通過匯編語言對TLV320AIC23的控制寄存器進(jìn)行設(shè)置的具體代碼:</p><p&

98、gt;　　. data ; TLV320AIC23控制寄存器數(shù)據(jù)Register0</p><p>　　. word 0x01 ;控制地址:0000000</p><p>　　. word 0x17 ;控制數(shù)據(jù):左聲道輸入音量控制0dB,開啟左右聲道同步更新Register1</p><p>　　. word 0x03 ;控制地址:0000001</p>

99、<p>　　. word 0x17 ;控制數(shù)據(jù):右聲道輸入音量控制0dB,開啟左右聲道同步更新Register2</p><p>　　. word 0x05 ;控制地址:0000010</p><p>　　. word 0xff ; 控制數(shù)據(jù): 左耳機(jī)輸出音量控制+6dB,開啟左右耳機(jī)聲道同步更新Register3</p><p>　　. word 0

100、x07 ;控制地址:0000011</p><p>　　. word 0xff ; 控制數(shù)據(jù): 右耳機(jī)輸出音量控制+6dB,開啟右左耳機(jī)聲道同步更新Register4</p><p>　　. word 0x08 ;控制地址:0000100</p><p>　　. word 0x14 ; 控制數(shù)據(jù): 關(guān)閉旁路直通, 輸入選用Microphone,使DAC 處于有效狀態(tài)

101、Register5</p><p>　　. word 0x0a ;控制地址:0000101</p><p>　　. word 0x05 ;控制數(shù)據(jù):數(shù)字音頻通道選用ADC高通濾波器,關(guān)閉DAC 軟靜音Register6</p><p>　　. word 0x0c ;控制地址:0000110</p><p>　　. word 0x01 ; 控制

102、數(shù)據(jù): 開啟ADC、DAC , 開啟Mi2crophone輸入端,關(guān)閉Line輸入端Register7</p><p>　　. word 0x0e ;控制地址:0000111</p><p>　　. word 0x53;控制數(shù)據(jù):DSP數(shù)字接口格式,芯片采用主式,數(shù)據(jù)字長16bit ,LRP = 1Register8</p><p>　　. word 0x10 ;控

103、制地址:0001000</p><p>　　. word 0x20 ; 控制數(shù)據(jù): 采樣率控制, 時鐘為正常模式Register9</p><p>　　. word 0x12 ;控制地址:0001001</p><p>　　. word 0x01 ;控制數(shù)據(jù):激活數(shù)字接口Register10</p><p>　　. word 0x1e ;控制

104、地址:0001111</p><p>　　. word 0x00 ;控制數(shù)據(jù):復(fù)位TLV320AIC23</p><p>　　DSP 通過串口1完成對AIC23的初始化工作。程序中把對AIC23的初始化命令寫在一個數(shù)組中，采用循環(huán)方式將這些命令通過串口發(fā)送出去。圖2-4是對AIC23寄存器編程時的時序圖：</p><p>　　圖2-4 AIC23控制寄存器數(shù)據(jù)寫入時

105、序</p><p>　　這16位控制字中,B[15～9]為寄存器的地址,B[8～0]為要寫入寄存器的數(shù)據(jù)。</p><p><b>　　結(jié) 論</b></p><p>　　本系統(tǒng)充分利用了TMS320C5416的片上資源，使用了MCBSP多通道緩沖串口與音頻芯片TLV320AIC23的硬件無縫連接，這既不占用系統(tǒng)的總線資源，而且還簡化了硬件電路

106、設(shè)計。系統(tǒng)具有更好的維護(hù)性。本系統(tǒng)實現(xiàn)了對語音信號的采集與回放等基本音頻處理功能，完成了基于TMS320C5416DSP芯片的語音分析系統(tǒng)的設(shè)計。 </p><p>　　本設(shè)計是采用TMS320VC5416作為語音分析實現(xiàn)的核心硬件，以TLV320AIC23作為數(shù)模轉(zhuǎn)換芯片來實現(xiàn)整個硬件系統(tǒng)。在整個設(shè)計過程中，我們采用了以帶有A/D轉(zhuǎn)換器的TLV320AIC23DSP芯片為核心音頻錄放接口器件，結(jié)合TMS320C

107、5416DSP芯片，語音數(shù)據(jù)存儲FLASH存儲器等進(jìn)行了硬件設(shè)計。軟件部分則采用模塊化的設(shè)計方法，用C語言來實現(xiàn)。</p><p>　　由于這次設(shè)計時間較短，該語音分析器的基本功能已經(jīng)實現(xiàn)，要達(dá)到實用，還需進(jìn)一步進(jìn)行研究設(shè)計。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 鄒彥.DSP原理及應(yīng)用.北京:電子工業(yè)出版社