2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩21頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、<p>  電子技術(shù)課程設(shè)計(jì)(論文)</p><p>  題 目 電子音樂門鈴設(shè)計(jì) </p><p>  學(xué)院名稱 電氣工程學(xué)院 </p><p>  2012年1月11日</p><p>  《電子技術(shù)課程設(shè)計(jì)》任務(wù)書</p>

2、<p><b>  目錄</b></p><p><b>  引言5</b></p><p>  1. 課程設(shè)計(jì)思路5</p><p>  2. 課程設(shè)計(jì)原理5</p><p>  1. RC微分電路7</p><p>  1.1 RC串聯(lián)電路7<

3、/p><p>  1.2 RC并聯(lián)電路7</p><p>  1.3 RC串并聯(lián)電路8</p><p>  2. 基本RS 觸發(fā)器9</p><p><b>  2.1電路結(jié)構(gòu)9</b></p><p><b>  2.2工作原理9</b></p><

4、;p>  2.3 RS觸發(fā)器的特點(diǎn)10</p><p>  3. 多諧振蕩器12</p><p>  3.1 多諧振蕩器的基本組成:12</p><p>  3.2 由CMOS門電路組成的多諧振蕩器13</p><p>  3.3 工作原理13</p><p>  4. 時(shí)序分配器 CD4017 十進(jìn)制

5、計(jì)數(shù)/分配器17</p><p>  4.1 CD4017工作原理17</p><p>  4.3 CD4017真值表及時(shí)序圖18</p><p><b>  附錄22</b></p><p><b>  引言</b></p><p><b>  1. 課程

6、設(shè)計(jì)思路</b></p><p>  本設(shè)計(jì)通過開關(guān)來開通聲音,通過改變音符振蕩器中的滑動變阻器阻值使輸出的音樂不同,以告知家人開門。若家人來開門,則此時(shí)彈簧開關(guān)閉鎖,聲音停止。若家中無人開門,則由電路提供音樂,實(shí)現(xiàn)電子音樂門路的功能,最后關(guān)斷。</p><p><b>  2. 課程設(shè)計(jì)原理</b></p><p>  音樂電子門

7、鈴的電路如圖所示。它主要由觸發(fā)電路、雙穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、時(shí)序分配器及樂曲電路等組成。</p><p>  與非門1、2組成RS觸發(fā)器,S1為門鈴按鈕觸發(fā)開關(guān)。干簧管J和永久磁鐵組成開門觸發(fā)開關(guān)。與非門3、4組成多諧振蕩器,向IC2提供時(shí)鐘信號。IC2是一塊十進(jìn)制計(jì)數(shù)/分配器CD4017,用于時(shí)序分配和控制音樂電路的工作。接通電源的瞬間,由C2、R3微分電路形成的脈沖觸發(fā)RS觸發(fā)器,使與非門2輸出高電平,該

8、高電平作用于與非門3的輸入端,使振蕩電路因閉鎖而停振。與此同時(shí),C4、R6微分電路使IC2的R端清零,IC2的Q0端輸出高電平,Q1---Q9端均為低電平,并通過EN端鎖定在此狀態(tài)。當(dāng)按動S1時(shí),RS觸發(fā)器被觸發(fā),發(fā)生翻轉(zhuǎn),與非門2輸出低電平,IC2和振蕩電路的鎖定狀態(tài)被解除,此時(shí),振蕩器的脈沖輸入給IC2的CP端,IC2開始計(jì)數(shù),其輸出端Q1---Q9 生信號給音樂振蕩電路產(chǎn)生音樂信號經(jīng)VT1和VT2的放大,推動揚(yáng)聲器發(fā)出音樂聲。P

9、R1~PR3為可調(diào)變阻器與電容C7構(gòu)成振蕩電路,通過改變變阻器值的大小發(fā)出不同頻率的音樂信號,此電路發(fā)出的聲音為“叮 咚、叮 咚”兩聲,中間有個(gè)延遲時(shí)間。由于振蕩電路產(chǎn)生信號的周期為6---15秒(通過改變PR5和C3的值的大小可以改變周期的大?。虼?,</p><p><b>  音樂門鈴電路圖</b></p><p>  1. RC微分電路 </p>

10、;<p>  1.1 RC串聯(lián)電路</p><p>  組成:由一個(gè)電阻R1和一個(gè)電容C1串聯(lián)組成。</p><p>  RC串聯(lián)電路具有純電阻串聯(lián)和純電容串聯(lián)電路綜合起來的特征。</p><p>  RC串聯(lián)電路的阻抗特性曲線中只有一個(gè)轉(zhuǎn)折頻率。X軸方向?yàn)轭l率,Y軸方向?yàn)檫@一串聯(lián)電路的阻抗。</p><p>  當(dāng)輸入信號頻率

11、f>f0時(shí),整個(gè)RC串聯(lián)電路總的阻抗不變,其大小等于R1的阻值,這是因?yàn)檩斎胄盘栴l率高到一定程度后,電容C1的容抗小到幾乎為零的過程,這樣對C1的容抗可以忽略不計(jì),而電阻R1的阻值是不隨頻率變化而變化的,所以此時(shí)無論頻率是否在變化,總的阻抗不變,等于R1的阻值。</p><p>  RC串聯(lián)電路轉(zhuǎn)折頻率f0由下列公式?jīng)Q定:f0=1/(2ПR1C1),從式中可以看出,當(dāng)電容C1的容量取得較大時(shí),轉(zhuǎn)折頻率f0很

12、小。</p><p>  1.2 RC并聯(lián)電路</p><p>  RC并聯(lián)電路由一個(gè)電阻R1和一個(gè)電容C1相并聯(lián),這一電路可以接在直流電路中,也可以接在交流電路中。接在直流電路中時(shí),直流電流只能流過電阻R1而不能流過電容C1,這一電路接在交流電路中時(shí)R1和C1中都流過交流電流,具體電流大小要視R1、C1容抗的相對大學(xué)而定。</p><p>  輸入信號頻率f<

13、;f0時(shí),由于電容C1的容抗很大(與R1相比很大)而相當(dāng)于開路,此時(shí)整個(gè)電路的總阻抗等于R1。 輸入信號頻率f>f0時(shí),由于電容C1的容抗隨頻率的升高而下降,此時(shí)C1的容抗小到可以與R1比較,這樣就要考慮C1的存在。</p><p>  RC并聯(lián)電路的轉(zhuǎn)折頻率由下列公式?jīng)Q定:f0=1/(2ПR1C1),這一轉(zhuǎn)折頻率公式與串聯(lián)電路一樣。</p><p>  1.3 RC串并聯(lián)電路<

14、;/p><p>  這是一種RC串并聯(lián)電路,R2與C1并聯(lián)之后與R1再串聯(lián)。這一RC串并聯(lián)電路中,電路設(shè)計(jì)時(shí)要求R2的阻值大于R1。R1和R2支路中能夠流過直流電流。 </p><p>  2. 基本RS 觸發(fā)器</p><p><b>  2.1電路結(jié)構(gòu)</b></p><p>  把兩個(gè)與非門G1、G2的輸入、輸出端交叉

15、連接,即可構(gòu)成基本RS觸發(fā)器,其邏輯電路如圖所示。它有兩個(gè)輸入端R、S和兩個(gè)輸出端Q、Q非。</p><p><b>  2.2工作原理</b></p><p>  1.當(dāng)R端無效(1),S端有效時(shí)(0),則Q=1,Q非=0,觸發(fā)器置1。 </p><p>  2.當(dāng)R端有效(0)、S端無效時(shí)(1),則Q=0,Q非=1,觸發(fā)器置0。</p

16、><p>  當(dāng)觸發(fā)器的兩個(gè)輸入端加入不同邏輯電平時(shí),它的兩個(gè)輸出端Q和Q有兩種互補(bǔ)的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài),實(shí)際是指它的Q端的狀態(tài)。Q=1、Q非=0時(shí),稱觸發(fā)器處于1態(tài),反之觸發(fā)器處于0態(tài)。S=0,R=1使觸發(fā)器置1,或稱置位。因置位的決定條件是S=0,故稱S 端為置1端。R=0,S=1時(shí),使觸發(fā)器置0,或稱復(fù)位。 </p><p>  

17、同理,稱R端為置0端或復(fù)位端。若觸發(fā)器原來為1態(tài),欲使之變?yōu)?態(tài),必須令R端的電平由1變0,S端的電平由0變1。這里所加的輸入信號(低電平)稱為觸發(fā)信號,由它們導(dǎo)致的轉(zhuǎn)換過程稱為翻轉(zhuǎn)。由于這里的觸發(fā)信號是電平,因此這種觸發(fā)器稱為電平控制觸發(fā)器。從功能方面看,它只能在S和R的作用下置0和置1,所以又稱為置0置1觸發(fā)器,或稱為置位復(fù)位觸發(fā)器。其邏輯符號如圖7.2.1(b)所示。由于置0或置1都是觸發(fā)信號低電平有效,因此,S端和R端都畫有小圓

18、圈。 </p><p>  3.當(dāng)RS端均無效時(shí),觸發(fā)器狀態(tài)保持不變。 </p><p>  觸發(fā)器保持狀態(tài)時(shí),輸入端都加非有效電平(高電平),需要觸發(fā)翻轉(zhuǎn)時(shí),要求在某一輸入端加一負(fù)脈沖,例如在S端加負(fù)脈沖使觸發(fā)器置1,該脈沖信號回到高電平后,觸發(fā)器仍維持1狀態(tài)不變,相當(dāng)于把S端某一時(shí)刻的電平信號存儲起來,這體現(xiàn)了觸發(fā)器具有記憶功能。 </p><p>  4.當(dāng)R

19、S端均有效時(shí),觸發(fā)器狀態(tài)不確定 </p><p>  在此條件下,兩個(gè)與非門的輸出端Q和Q全為1,在兩個(gè)輸入信號都同時(shí)撤去(回到1)后,由于兩個(gè)與非門的延遲時(shí)間無法確定,觸發(fā)器的狀態(tài)不能確定是1還是0,因此稱這種情況為不定狀態(tài),這種情況應(yīng)當(dāng)避免。從另外一個(gè)角度來說,正因?yàn)镽端和S端完成置0、置1都是低電平有效,所以二者不能同時(shí)為0。</p><p>  5.RS觸發(fā)器真值表,狀態(tài)轉(zhuǎn)換圖如圖

20、</p><p><b>  真值表</b></p><p><b>  時(shí)序圖</b></p><p>  2.3 RS觸發(fā)器的特點(diǎn)</p><p>  基本RS觸發(fā)器具有置位、復(fù)位和保持(記憶)的功能;</p><p>  基本RS觸發(fā)器的觸發(fā)信號是低電平有效,屬于電平觸

21、發(fā)方式;</p><p>  基本RS觸發(fā)器存在約束條件(R+S=1),由于兩個(gè)與非門的延遲時(shí)間無法確定;當(dāng)R=S=0時(shí),將導(dǎo)致下一狀態(tài)的不確定。</p><p>  當(dāng)輸入信號發(fā)生變化時(shí),輸出即刻就會發(fā)生相應(yīng)的變化,即抗干擾性能較差。</p><p><b>  3. 多諧振蕩器</b></p><p>  3.1 多

22、諧振蕩器的基本組成:</p><p>  開關(guān)器件:產(chǎn)生高、低電平</p><p>  反饋延遲環(huán)節(jié)( RC電路):利用RC電路的充放電特性實(shí)現(xiàn)延時(shí),輸出電壓經(jīng)延時(shí)后,反饋到開關(guān)器件輸入端,改變電路的輸出狀態(tài),以獲得所脈沖波形輸出。</p><p>  3.2 由CMOS門電路組成的多諧振蕩器</p><p><b>  1. 電路

23、組成</b></p><p>  υo1與υo2反相,電容接在υo與υI之間:</p><p>  υo1 =1, υo =0 時(shí),電容充電, υI增加;</p><p>  υo1 =0, υo =1 時(shí),電容放電, υI下降;</p><p><b>  3.3 工作原理</b></p>&

24、lt;p>  4. 時(shí)序分配器 CD4017 十進(jìn)制計(jì)數(shù)/分配器</p><p><b>  CD4017引腳圖</b></p><p>  4.1 CD4017工作原理</p><p>  十進(jìn)制計(jì)數(shù)/分頻器CD4017,其內(nèi)部由計(jì)數(shù)器及譯碼器兩部分組成,由譯碼輸出實(shí)現(xiàn)對脈沖信號的分配,整個(gè)輸出時(shí)序就是Q1、Q2、…Q9依次出現(xiàn)與時(shí)鐘同

25、步的高電平,寬度等于時(shí)鐘周期 。</p><p>  HEF4017(同CD4017 )是5 位Johnson 計(jì)數(shù)器,具有10 個(gè)譯碼輸出端,CP、CR、INH 輸入端。</p><p>  時(shí)鐘輸入端的斯密特觸發(fā)器具有脈沖整形功能,對輸入時(shí)鐘脈沖上升和下降時(shí)間無限制。INH 為低電平時(shí),計(jì)數(shù)器在時(shí)鐘上升沿計(jì)數(shù);反之,計(jì)數(shù)功能無效。CR 為高電平時(shí),計(jì)數(shù)器清零。</p&g

26、t;<p>  Johnson 計(jì)數(shù)器,提供了快速操作、2 輸入譯碼選通和無毛刺譯碼輸出。防鎖選通,保證了正確的計(jì)數(shù)順序。譯碼輸出一般為低電平,只有在對應(yīng)時(shí)鐘周期內(nèi)保持高電平。在每10 個(gè)時(shí)鐘輸入周期CO 信號完成一次進(jìn)位,并用作多級計(jì)數(shù)鏈的下級脈動時(shí)鐘。</p><p>  CD4017 提供了16 引線多層陶瓷雙列直插(D)、熔封陶瓷雙列直插(J)、塑料雙列直插(P)和陶瓷片狀載體(C)4 種封

27、裝形式。</p><p>  4.2 CD4017引出端功能符號CO:進(jìn)位脈沖輸淵CP:時(shí)鐘輸入端CR:清除端INH:禁止端Q0-Q9 計(jì)數(shù)脈沖輸出端VDD:正電源VSS:地</p><p>  4.3 CD4017真值表及時(shí)序圖</p><p><b>  真值表</b></p><p><b>

28、;  時(shí)序圖</b></p><p><b>  結(jié)論:</b></p><p>  通過此次電子技術(shù)課程設(shè)計(jì),讓我了解到了電路元件熟悉程度的重要性,每個(gè)元件都有其用處,只有對每個(gè)元件的原理很熟悉才可能將其運(yùn)用自如,熟悉其中的元器件,課外時(shí)候要多花時(shí)間看一看參考資料,彌補(bǔ)實(shí)驗(yàn)中疏漏的知識點(diǎn)。</p><p>  通過這次的課程設(shè)計(jì),

29、讓我和我的搭檔學(xué)會了分工合作,如果我們沒有緊密的配合工作,我們的課程設(shè)計(jì)可能不會在這么短的時(shí)間內(nèi)做完,或者會存在很多的問題,這是對我們能力的一種鍛煉,同時(shí)我們也學(xué)到了很多解決問題的方法,比如說不懂的就去圖書館或者網(wǎng)上找資料,將找到的信息學(xué)以致用,變成自己的知識,培養(yǎng)了我們獨(dú)立解決問題的能力。</p><p>  總之,課程設(shè)計(jì)加強(qiáng)了理論與實(shí)際的結(jié)合,思維與動手能力的結(jié)合,個(gè)人與團(tuán)隊(duì)的結(jié)合。參考書:</p&g

30、t;<p>  [1]何小艇等編.電子系統(tǒng)設(shè)計(jì).浙江大學(xué)出版社.2000年.</p><p>  [2]鄭家龍、王小海、章安元編.集成電子基礎(chǔ)教程.高教出版社,2002年5月.</p><p>  [3]童詩白、徐振英編.現(xiàn)代電子學(xué)及應(yīng)用.高等教育出版社.1994年.</p><p>  [4] 陳永甫編著.新編555集成電路應(yīng)用800例.電子工業(yè)出版

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論