集成電路eda的課程設(shè)計(jì)-- 自動(dòng)售郵票機(jī)的設(shè)計(jì)

1、<p>　　集成電路EDA技術(shù)課程設(shè)計(jì)報(bào)告</p><p>　　題 目 自動(dòng)售郵票機(jī)的設(shè)計(jì) </p><p>　　指 導(dǎo) 教 師 </p><p>　　院（系、部） 電信學(xué)院

2、 </p><p>　　專 業(yè) 班 級(jí) </p><p>　　學(xué) 號(hào) </p><p>　　姓 名

3、 </p><p>　　日 期 2013年6月8日 </p><p><b>　　摘要</b></p><p>　　在當(dāng)今這個(gè)以數(shù)字化和網(wǎng)絡(luò)化為特征的信息技術(shù)革命大潮中，電子技術(shù)得到了飛速

4、的發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透到了社會(huì)的各個(gè)領(lǐng)域。現(xiàn)代電子設(shè)計(jì)技術(shù)的核心就是EDA技術(shù)，EDA是指以計(jì)算機(jī)為工作平臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即IC設(shè)計(jì)、電子電路設(shè)計(jì)和PCB設(shè)計(jì)。EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（AS

5、IC）實(shí)現(xiàn)，然后采用硬件描述語(yǔ)言（HDL）完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過(guò)綜合器和適配器生成最終的目標(biāo)器件，這樣的設(shè)計(jì)方法被稱為高層次的電子設(shè)計(jì)方法。硬件描述語(yǔ)言（HDL）是一種用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，它用軟件編程的方式來(lái)描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)的門級(jí)描述方式相比，它更適合大規(guī)模系統(tǒng)的設(shè)計(jì)。本設(shè)計(jì)利用Altera公司的開(kāi)發(fā)軟件Quartus II平臺(tái)，采用VHDL硬件描述語(yǔ)言編程的設(shè)計(jì)方法設(shè)計(jì)系

6、統(tǒng)核心電路的硬件程序，在Quartus II軟件平臺(tái)上進(jìn)行</p><p><b>　　綜述</b></p><p>　　進(jìn)入20世紀(jì)90年代以后，EDA技術(shù)的技術(shù)發(fā)展和普及給電子系統(tǒng)的設(shè)計(jì)帶來(lái)了革命性的變化，并已滲透到電子系統(tǒng)設(shè)計(jì)的各個(gè)領(lǐng)域。硬件描述語(yǔ)言（Hardware Description Language,HDL）是EDA技術(shù)的重要組成部分，是電子

7、系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語(yǔ)言。國(guó)外的硬件描述語(yǔ)言有很多，如VHDL、Verilog-HDL和ABEL-HDL等。這些語(yǔ)言有的從PASCAL發(fā)展而來(lái)，也有一些從C語(yǔ)言發(fā)展而來(lái)。【1】EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本次課程設(shè)計(jì)將運(yùn)用V

8、HDL設(shè)計(jì)一款自動(dòng)售郵票機(jī)，培養(yǎng)EDA操作技巧?！?】VHDL語(yǔ)言可描述一個(gè)數(shù)字電路的輸入、輸出以及相互間的行為與功能。而其硬件關(guān)聯(lián)性的語(yǔ)法與形式雖類似于一般程序語(yǔ)言，但是涵蓋許多與硬件關(guān)聯(lián)的語(yǔ)法構(gòu)造?！?】其特有的層次性一一由上而下的結(jié)構(gòu)式語(yǔ)法結(jié)構(gòu)適合大型設(shè)計(jì)項(xiàng)目的分包下去，各自獨(dú)立運(yùn)行。從抽象的層次而言，VHDL的語(yǔ)</p><p><b>　　1、行為式</b></p>

9、<p>　　采用語(yǔ)言邏輯方式直接描述硬件電路的工作，表示一個(gè)設(shè)計(jì)的功能或算法，描述IC內(nèi)部電路行為。在此結(jié)構(gòu)定義中可以同時(shí)包含并行描述與順序語(yǔ)句。</p><p><b>　　2、數(shù)據(jù)流</b></p><p>　　從數(shù)據(jù)輸入與輸出的觀點(diǎn)，大部分的并行語(yǔ)句都用于數(shù)據(jù)轉(zhuǎn)換工作。</p><p><b>　　3、結(jié)構(gòu)式</

10、b></p><p>　　允許設(shè)計(jì)者以樹(shù)狀形式調(diào)用內(nèi)置電路組件。通常以引腳圖方式調(diào)用并連接。從硬件的角度說(shuō)，調(diào)用組件就像在組合與連接電路元器件一樣?！?】</p><p><b>　　4、寄存器傳輸式</b></p><p>　　VHDL是一種類型化的語(yǔ)言，一種數(shù)據(jù)類型的數(shù)據(jù)內(nèi)容不能指定給其他類型的數(shù)據(jù)，而且不同數(shù)據(jù)類型的數(shù)據(jù)需經(jīng)過(guò)轉(zhuǎn)換才

11、能相互運(yùn)算。每一種電路的VHDL碼都是實(shí)體與結(jié)構(gòu)的成對(duì)組合，先用實(shí)體來(lái)定義一個(gè)IC電路引腳規(guī)格與基本參數(shù)，然后在用結(jié)構(gòu)定義IC內(nèi)部電路的功能運(yùn)做，即構(gòu)成一個(gè)完整的電路模塊?！?】</p><p>　　設(shè)計(jì)要求：有一個(gè)自動(dòng)售郵票機(jī)，出售面值為6角和8角的郵票。售票機(jī)有1角，5角和1元三個(gè)硬幣投放口，售票機(jī)每次只能售出一枚郵票。當(dāng)所投硬幣達(dá)到或者超過(guò)購(gòu)買者所選面值時(shí)，售出一枚郵票，并找回零錢，售票機(jī)回到初始狀態(tài)；當(dāng)所

12、投硬幣不足郵票面值時(shí)，可以通過(guò)一個(gè)復(fù)位鍵退回所投硬幣，售票機(jī)回到初始狀態(tài)。 </p><p><b>　　方案設(shè)計(jì)與分析</b></p><p><b>　　1、大體設(shè)計(jì)思路：</b></p><p>　　(1)輸入模塊的設(shè)計(jì)：</p><p>　?、佼?dāng)投入的是五角的硬幣時(shí)，輸出的是‘ 0 ’信

13、號(hào)。</p><p>　?、诋?dāng)投入的是一元硬幣的時(shí)候，輸出的是‘ 1 '信號(hào)。</p><p>　　(2)銷售模塊的設(shè)計(jì)：</p><p>　?、偾皟纱屋斎氲挠矌趴偤统^(guò)一元五角時(shí)，則不需要考慮第三次輸入了；如："10"、"01"、"11"，"11"代表銷售一枚郵票，還要找零五角

14、。</p><p>　　②如果前兩次只投入一元錢，即兩枚五角硬幣，則第三次輸入的一定是五角硬幣，故第三次投入五角硬幣就售出一枚郵票，不用找零。</p><p><b>　　2、主要端口說(shuō)明：</b></p><p>　　(1)輸入識(shí)別模塊端口：第一次輸入端口為m0，第二次輸入端口為m1，第三次不加以識(shí)別，有硬幣輸入則售出一枚郵票。若端口c為高電

15、平，則輸出，反之則售出郵票。</p><p>　　(2)銷售機(jī)輸入端口(即識(shí)別模塊的輸出端口)：輸入端口m1的輸出端口為y1，輸入端口m0的輸出端口為y0，外加第三個(gè)輸入端口c。</p><p>　　(3)銷售機(jī)輸出端口：</p><p>　?、賡為高電平代表有郵票輸出;</p><p>　?、赾out為代表需要找零五角。</p>

16、<p>　　3、整體設(shè)計(jì)方框圖：</p><p>　　整體設(shè)計(jì)方框圖如下：輸入硬幣信號(hào)m1，m0，c為輸入信號(hào)，售票信號(hào)s和找零信號(hào)cout為輸出信號(hào)。</p><p>　　圖3.1 自動(dòng)出售郵票機(jī)電路流程設(shè)計(jì)方框圖</p><p><b>　　4、硬件電路的設(shè)計(jì)</b></p><p>　?。?）硬幣識(shí)別

17、模塊的設(shè)計(jì)</p><p>　　設(shè)計(jì)原理是：因?yàn)橥度氲挠矌胖袃煞N，一元的和五角的，所以為了簡(jiǎn)化處理，當(dāng)檢測(cè)到五角的硬幣的時(shí)候就輸出‘ 0 ’電平，其余的情況為高電平‘ 1 ’。</p><p>　　具體的vhdl編寫程序如下：</p><p><b>　　Input ：</b></p><p>　　library ie

18、ee;</p><p>　　use ieee.std_logic_1164.all;</p><p>　　entity input is</p><p>　　port(m0:in std_logic_vector(3 downto 0) ;</p><p>　　y0:out std_logic);</p><p>　　

19、end input;</p><p>　　architecture one of input is</p><p><b>　　begin </b></p><p>　　process(m0) </p><p><b>　　begin</b></p><p>　　if m0=

20、"0101"then y0<='0'; --輸入為‘5’時(shí)輸出為低電平</p><p>　　else y0<='1'; --輸入1元時(shí)輸出為高電平(因?yàn)橹挥袃煞N硬幣)</p><p>　　end if; --采用選擇語(yǔ)句簡(jiǎn)單地設(shè)計(jì)</p><p

21、>　　end process;</p><p><b>　　end one;</b></p><p>　　Input1： --判斷方式一樣，因?yàn)檩斎胼敵雒Q不同而不同</p><p>　　library ieee; --再次設(shè)計(jì)</p><p>　　use i

22、eee.std_logic_1164.all;</p><p>　　entity input1 is</p><p>　　port(m1:in std_logic_vector(3 downto 0) ;</p><p>　　y1:out std_logic);</p><p>　　end input1;</p><p&g

23、t;　　architecture one of input1 is</p><p><b>　　begin </b></p><p>　　process(m1) </p><p><b>　　begin</b></p><p>　　if m1="0101"then y1<=

24、'0';</p><p>　　else y1<='1';</p><p><b>　　end if;</b></p><p>　　end process;</p><p><b>　　end one;</b></p><p>　?。?）郵

25、票銷售模塊的設(shè)計(jì)</p><p>　　設(shè)計(jì)原理是：根據(jù)輸入信號(hào)的不同判別是否售出郵票。</p><p>　　具體vhdl編寫程序如下：</p><p><b>　　Seller：</b></p><p>　　library ieee;</p><p>　　use ieee.std_logic_11

26、64.all;</p><p>　　use ieee.std_logic_unsigned.all;</p><p>　　entity seller is</p><p>　　port(y0,c,y1:in std_logic;</p><p>　　s,cout:out std_logic);</p><p>　　en

27、d seller;</p><p>　　architecture one of seller is</p><p>　　signal x: std_logic_vector(1 downto 0);</p><p><b>　　begin</b></p><p><b>　　x<=y1&y0;&l

28、t;/b></p><p>　　process(y1,y0,x,c)</p><p><b>　　begin </b></p><p>　　if x<="00" then s<='0';cout<='0' ;--輸入兩張5角硬幣</p><p>

29、　　if c='1' then s<='1';cout<='0'; --判斷第三次是否輸入</p><p>　　else s<='0';cout<='0';end if;</p><p>　　elsif x<="10" then s<='1&

30、#39;;cout<='0';--輸入一塊五，售出郵票，不找零</p><p>　　elsif x<="01" then s<='1';cout<='0';</p><p>　　elsif x<="11" then s<='1';cout<=&#

31、39;1';--輸入兩塊，售出郵票，找零</p><p>　　else null;</p><p><b>　　end if;</b></p><p>　　end process;</p><p><b>　　end one;</b></p><p>　?。?）自動(dòng)出

32、售郵票機(jī)電路的設(shè)計(jì)</p><p>　　本部分采用原理圖文件設(shè)計(jì)，把郵票機(jī)電路總框圖整合在一起，完成自動(dòng)出售郵票機(jī)的電路。</p><p>　　具體設(shè)計(jì)原理圖如下：stampseller2</p><p>　　圖4.1 自動(dòng)出售郵票機(jī)電路原理圖</p><p>　　m0，m1，c為輸入信號(hào)，s和cout為輸出信號(hào)。根據(jù)輸入信號(hào)及輸出信號(hào)的結(jié)果

33、可以判別此次設(shè)計(jì)是否成功。</p><p><b>　　5、系統(tǒng)仿真</b></p><p>　　（1）對(duì)自動(dòng)出售郵票機(jī)電路設(shè)計(jì)原理圖的編譯</p><p>　　在quartus軟件平臺(tái)下對(duì)用vhdl語(yǔ)言編寫的程序生成符號(hào)文件，再利用原件符號(hào)構(gòu)成總體電路原理圖，如圖4.1所示。</p><p>　　將原理圖stampse

34、ller2（圖4.1）與vhdl程序在同一個(gè)工程內(nèi)生成，設(shè)置stampseller2為頂層實(shí)體，對(duì)其進(jìn)行編譯可得如下圖結(jié)果：</p><p>　　圖5.1 自動(dòng)出售郵票機(jī)電路原理圖編譯結(jié)果</p><p>　?。?）對(duì)自動(dòng)出售郵票機(jī)電路設(shè)計(jì)原理圖的仿真</p><p>　　電路原理圖編譯成功以后，便需要對(duì)編譯的文件進(jìn)行仿真以驗(yàn)證設(shè)計(jì)的電路的功能是否正確，能否正常運(yùn)行

35、。</p><p><b>　　具體步驟如下：</b></p><p>　　新建一個(gè)波形圖文件(.vwf)；</p><p>　　在編輯菜單設(shè)置網(wǎng)格時(shí)間和仿真截止時(shí)間；</p><p>　　導(dǎo)入節(jié)點(diǎn)，對(duì)節(jié)點(diǎn)進(jìn)行參數(shù)設(shè)置，保存波形圖文件；</p><p>　　最后對(duì)文件進(jìn)行仿真(simulation

36、)，觀察波形，驗(yàn)證設(shè)計(jì)是否正確。</p><p>　　仿真波形如下圖所示：</p><p>　　圖5.2 自動(dòng)出售郵票機(jī)電路原理圖仿真結(jié)果（1）</p><p>　　圖5.3 自動(dòng)出售郵票機(jī)電路原理圖仿真結(jié)果（2）</p><p>　　圖5.2 是原理圖仿真波形的仿真輸出，圖5.3是被仿真輸出覆蓋后的波形輸入文件，由仿真波形可知:當(dāng)輸入兩個(gè)五

37、角硬幣后(m1和m0都是‘5’)，機(jī)器會(huì)判斷第三次的輸入(即c是否輸入為高電平)，如果有高電平輸入則有郵票出售，如果前兩次的硬幣總額已經(jīng)達(dá)到票價(jià)，則不需要第三次輸入便會(huì)自動(dòng)出售郵票，并找零。故自動(dòng)出售郵票機(jī)電路設(shè)計(jì)成功。</p><p>　　6、使用說(shuō)明 往自動(dòng)出售郵票機(jī)里累積投入一元五角，則會(huì)售出一張郵票。如果投入兩元，則售郵票機(jī)會(huì)自動(dòng)找回五角零錢。</p><p><b&

38、gt;　　方案綜合評(píng)價(jià)與結(jié)論</b></p><p>　　這個(gè)設(shè)計(jì)實(shí)現(xiàn)了一個(gè)簡(jiǎn)單的自動(dòng)出售郵票機(jī)的功能，程序由硬件描述語(yǔ)言vhdl編寫。程序中采用分塊編寫的方式，將一個(gè)本來(lái)復(fù)雜的體系用簡(jiǎn)單的邏輯表述出來(lái)。各個(gè)模塊產(chǎn)生不同的信號(hào)，以這些信號(hào)為橋梁分別控制各個(gè)模塊，這樣做設(shè)計(jì)顯得很流暢，每個(gè)部分都不是獨(dú)立存在的。</p><p>　　通過(guò)本次設(shè)計(jì),讓我更進(jìn)一步的了解到Quartus

39、 II軟件的使用以及它的編譯，硬件調(diào)試，軟件仿真。也讓我們認(rèn)識(shí)到在此次課程設(shè)計(jì)中所存在的問(wèn)題;而通過(guò)不斷的努力去解決這些問(wèn)題.在解決設(shè)計(jì)問(wèn)題的同時(shí)自己也在其中有所收獲。</p><p><b>　　體會(huì)與展望</b></p><p><b>　　1、體會(huì)</b></p><p>　　通過(guò)此次課程設(shè)計(jì)，使我更加扎實(shí)的掌握了有

40、關(guān)EDA方面的知識(shí)，在設(shè)計(jì)過(guò)程中雖然遇到了一些問(wèn)題，但經(jīng)過(guò)一次又一次的思考，一遍又一遍的檢查終于找出了原因所在，也暴露出了前期我在這方面的知識(shí)欠缺和經(jīng)驗(yàn)不足。實(shí)踐出真知，通過(guò)親自動(dòng)手制作，使我們掌握的知識(shí)不再是紙上談兵。在這次的課程設(shè)計(jì)過(guò)程中，我們不斷發(fā)現(xiàn)錯(cuò)誤，不斷改正，不斷領(lǐng)悟，不斷獲齲最終的檢測(cè)調(diào)試環(huán)節(jié)，本身就是在踐行“過(guò)而能改，善莫大焉”的知行觀。這次課程設(shè)計(jì)終于順利完成了，在設(shè)計(jì)中遇到了很多問(wèn)題，最后在老師的指導(dǎo)下，終于迎刃而解

41、。在今后社會(huì)的發(fā)展和學(xué)習(xí)實(shí)踐過(guò)程中，一定要不懈努力，不能遇到問(wèn)題就想到要退縮，一定要不厭其煩的發(fā)現(xiàn)問(wèn)題所在，然后一一進(jìn)行解決，只有這樣，才能成功的做成想做的事，才能在今后的道路上劈荊斬棘，而不是知難而退，那樣永遠(yuǎn)不可能收獲成功，收獲喜悅，也永遠(yuǎn)不可能得到社會(huì)及他人對(duì)你的認(rèn)可!</p><p>　　我認(rèn)為，在這次的課設(shè)中，不僅培養(yǎng)了獨(dú)立思考、動(dòng)手操作的能力，在各種其它能力上也都有了提高。更重要的是，在實(shí)驗(yàn)課上，我們

42、學(xué)會(huì)了很多學(xué)習(xí)的方法。而這是日后最實(shí)用的，真的是受益匪淺。要面對(duì)社會(huì)的挑戰(zhàn)，只有不斷的學(xué)習(xí)、實(shí)踐，再學(xué)習(xí)、再實(shí)踐。這對(duì)于我們的將來(lái)也有很大的幫助。以后，不管有多苦，我想我們都能變苦為樂(lè)，找尋有趣的事情，發(fā)現(xiàn)其中珍貴的事情。就像中國(guó)提倡的艱苦奮斗一樣，我們都可以在實(shí)驗(yàn)結(jié)束之后變的更加成熟，會(huì)面對(duì)需要面對(duì)的事情。</p><p>　　回顧起此課程設(shè)計(jì)，至今我仍感慨頗多，從理論到實(shí)踐，在這段日子里，可以說(shuō)苦多于甜，但是

43、可以學(xué)到很多很多的東西，同時(shí)不僅可以鞏固了以前所學(xué)過(guò)的知識(shí)，而且學(xué)到了很多在書本上所沒(méi)有學(xué)到過(guò)的知識(shí)。通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，但可喜的是最終都得到了解決。</p><p>　　此次設(shè)計(jì)也讓我明白了

44、思路即出路，有什么不懂不明白的地方要及時(shí)請(qǐng)教或上網(wǎng)查詢，只要認(rèn)真鉆研，動(dòng)腦思考，動(dòng)手實(shí)踐，就沒(méi)有弄不懂的知識(shí)，收獲頗豐。</p><p>　　2、EDA技術(shù)的展望</p><p>　　與世界各知名高校相比，我國(guó)高等院校在EDA及微電子方面的教學(xué)和科研工作有著明顯的差距，我們的學(xué)生現(xiàn)在做的課程實(shí)驗(yàn)普遍陳舊，動(dòng)手能力較差。從某種意義上來(lái)說(shuō)，EDA教學(xué)科研情況如何，代表著一個(gè)學(xué)校電類專業(yè)教學(xué)及科

45、研水平的高低，而EDA教學(xué)科研工作開(kāi)展起來(lái)后，還會(huì)對(duì)微電子類、計(jì)算機(jī)類學(xué)科產(chǎn)生積極的影響，從而帶動(dòng)各高校相應(yīng)學(xué)科的同步發(fā)展。</p><p>　　由于可編程邏輯器件性能價(jià)格比的不斷提高，開(kāi)發(fā)軟件功能的不斷完善，而且由于用EDA技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件;設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真;系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí);整個(gè)系統(tǒng)可集成在一個(gè)芯片上等特點(diǎn)，使其將廣泛應(yīng)用于專用集成電路和機(jī)械、電子、通信、航空

46、航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域新產(chǎn)品的開(kāi)發(fā)研制中。</p><p>　　傳統(tǒng)機(jī)電設(shè)備的電器控制系統(tǒng)，如果利用EDA技術(shù)進(jìn)行重新設(shè)計(jì)或進(jìn)行技術(shù)改造，不但設(shè)計(jì)周期短、設(shè)計(jì)成本低，而且將提高產(chǎn)品或設(shè)備的性能，縮小產(chǎn)品體積，提高產(chǎn)品的技術(shù)含量，提高產(chǎn)品的附加值。</p><p>　　EDA技術(shù)是電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，目前正處于高速發(fā)展階段，每年都有新的EDA工具問(wèn)世，我國(guó)EDA技術(shù)

47、的應(yīng)用水平長(zhǎng)期落后于發(fā)達(dá)國(guó)家，如果說(shuō)用于民品的核心集成電路芯片還可以從國(guó)外買的到的話，那么軍用集成電路就必須依靠自己的力量研制開(kāi)發(fā)，因?yàn)橛缅X是買不到國(guó)防現(xiàn)代化的，特別是中國(guó)作為一支穩(wěn)定世界的重要力量，更要走自主開(kāi)發(fā)的道路。強(qiáng)大的現(xiàn)代國(guó)防必須建立在自主開(kāi)發(fā)的基礎(chǔ)上，因此，廣大電子工程技術(shù)人員應(yīng)該盡早掌握這一先進(jìn)技術(shù)，這不僅是提高設(shè)計(jì)效率和我國(guó)電子工業(yè)在世界市場(chǎng)上生存、竟?fàn)幣c發(fā)展的需要，更是建立強(qiáng)大現(xiàn)代國(guó)防的需要。  &

48、#160;  </p><p><b>　　六、 參考文獻(xiàn)</b></p><p>　　［1］.焦素敏.EDA應(yīng)用技術(shù)［M］.北京：清華大學(xué)出版社，2005.</p><p>　　［2］.焦素敏.EDA技術(shù)基礎(chǔ)[M].北京：清華大學(xué)出版社，2009.</p><p>　　［3］.潘松、王國(guó)棟.VHD