電子系統(tǒng)級(jí)設(shè)計(jì)課程設(shè)計(jì)--電子系統(tǒng)級(jí)（esl）設(shè)計(jì)

1、<p>　　電子系統(tǒng)級(jí)（ESL）設(shè)計(jì)</p><p>　　摘要：電子系統(tǒng)級(jí)設(shè)計(jì)（ESL,Electronic System Level)設(shè)計(jì)是能夠讓SOC 設(shè)計(jì)工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué)，并提供下游寄存器傳輸級(jí)(RTL)實(shí)現(xiàn)的驗(yàn)證基礎(chǔ)。ESL牽涉到比RTL級(jí)別更高層次的電路設(shè)計(jì)，其基本的關(guān)注點(diǎn)在于系統(tǒng)架構(gòu)的優(yōu)化、軟硬件劃分、系統(tǒng)架構(gòu)原型建模、以及軟硬件協(xié)同仿

2、真驗(yàn)證。SystemC是一種很好的軟硬件聯(lián)合設(shè)計(jì)語(yǔ)言,它不僅可以幫助設(shè)計(jì)人員完成一個(gè)復(fù)雜的系統(tǒng)設(shè)計(jì),還可以避免傳統(tǒng)設(shè)計(jì)中的各種弊端,并提高設(shè)計(jì)效率。</p><p>　　關(guān)鍵詞：電子系統(tǒng)級(jí)設(shè)計(jì)；SOC；SystemC</p><p><b>　　引言</b></p><p>　　目前，高質(zhì)量的電子系統(tǒng)設(shè)計(jì)變得越來(lái)越復(fù)雜和困難。功能更繁雜的設(shè)計(jì)需

3、求，更短的上市時(shí)間，不斷增加的成本壓力使這種趨勢(shì)看起來(lái)還在加速。從應(yīng)用概念到硅片實(shí)現(xiàn)的過(guò)程已經(jīng)不能僅僅靠工程師聰明的大腦來(lái)完成，而更需要依賴于嚴(yán)格完善的設(shè)計(jì)方法學(xué)。</p><p>　　隨著片上系統(tǒng)（SoC，System on Chip)設(shè)計(jì)復(fù)雜度的不斷提高，設(shè)計(jì)前期在系統(tǒng)級(jí)別進(jìn)行軟硬件劃分對(duì)SoC各方面性能的影響日趨增加，迫切需要高效快速性能分析和驗(yàn)證方法學(xué)。傳統(tǒng)的RTL仿真平臺(tái)不能提供較快的仿真速度與較大的仿

4、真規(guī)模，F(xiàn)PGA平臺(tái)則不能提供詳細(xì)的性能分析指標(biāo)，而電子系統(tǒng)級(jí)設(shè)計(jì)（Electronic System Level，ESL）方法，不僅提供高速的仿真驗(yàn)證手段還提供詳細(xì)的性能分析指標(biāo)，已經(jīng)成為當(dāng)今SoC設(shè)計(jì)領(lǐng)域最前沿的設(shè)計(jì)方法，它是能夠讓SoC設(shè)計(jì)工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué)。</p><p>　　電子系統(tǒng)級(jí)設(shè)計(jì)（ESL，Electronic System Level）牽

5、涉到比RTL級(jí)別更高層次的電路設(shè)計(jì)，其基本的關(guān)注點(diǎn)在于系統(tǒng)架構(gòu)的優(yōu)化、軟硬件劃分、系統(tǒng)架構(gòu)原型建模、以及軟硬件協(xié)同仿真驗(yàn)證。全新的ESL工具為電路系統(tǒng)級(jí)建模提供了虛擬原型的基本仿真平臺(tái)。電子系統(tǒng)級(jí)設(shè)計(jì)正在從學(xué)術(shù)研究的課題變成業(yè)界廣為接受的建模手段，它完成從理想應(yīng)用優(yōu)化到目標(biāo)體系結(jié)構(gòu)建立。而后依據(jù)預(yù)期產(chǎn)量規(guī)模的不同，用SoC 芯片或可編程平臺(tái)實(shí)現(xiàn)。</p><p>　　2 .傳統(tǒng)SOC設(shè)計(jì)方法的局限</p&g

6、t;<p>　　目前的設(shè)計(jì)方法不能充分利用設(shè)計(jì)能力來(lái)快速構(gòu)建滿足市場(chǎng)需求的SoC。而只有快速適應(yīng)消費(fèi)電子市場(chǎng)的變化，商業(yè)系統(tǒng)設(shè)計(jì)公司才能在競(jìng)爭(zhēng)中勝出。這使SoC設(shè)計(jì)方法的研究具有重要的現(xiàn)實(shí)意義。</p><p>　　目前在技術(shù)上，SoC設(shè)計(jì)面臨的主要挑戰(zhàn)是在系統(tǒng)建模和硬件設(shè)計(jì)之間的不連續(xù)性。通常系統(tǒng)是使用C語(yǔ)言或其他系統(tǒng)描述語(yǔ)言定義的。而系統(tǒng)的集成電路實(shí)現(xiàn)卻使用硬件描述語(yǔ)言，因此導(dǎo)致轉(zhuǎn)換和重寫(xiě)系統(tǒng)的

7、負(fù)擔(dān)。這樣的流程使得設(shè)計(jì)過(guò)程中容易出錯(cuò)而且耗時(shí)。驗(yàn)證流程中需要仿真大規(guī)模系統(tǒng)，仿真速度難以需滿足設(shè)計(jì)需求。HDL模型仿真效率低，需要提高抽象層次。SoC系統(tǒng)中的組件具有多樣性異質(zhì)性，包括各個(gè)專(zhuān)業(yè)的設(shè)計(jì)，模擬和數(shù)字設(shè)計(jì)等等，需要提供異質(zhì)的仿真環(huán)境以及對(duì)系統(tǒng)級(jí)設(shè)計(jì)空間的探索復(fù)雜性的管理。千萬(wàn)門(mén)級(jí)的規(guī)模使得設(shè)計(jì)本身的管理成為問(wèn)題深亞微米集成電路中，沿線延遲的增加使時(shí)序收斂問(wèn)題顯得更加突出，需要消除前端邏輯設(shè)計(jì)和后端物理設(shè)計(jì)的反復(fù)返工問(wèn)題傳統(tǒng)的

8、設(shè)計(jì)重用方法需要適應(yīng)規(guī)模的增長(zhǎng)。系統(tǒng)設(shè)計(jì)需要具有競(jìng)爭(zhēng)力，從基于芯片的設(shè)計(jì)方法，過(guò)渡到基于IP核的設(shè)計(jì)也是必然趨勢(shì)。雖然可以使用標(biāo)準(zhǔn)接口，但是更理想的辦法是分離出通訊部分，使用接口綜合技術(shù)。因此需要設(shè)計(jì)工具重點(diǎn)面向模塊間的通訊和互連，門(mén)級(jí)和寄存器傳輸級(jí)(RTL)仿真速度太慢，不適合系統(tǒng)設(shè)計(jì)。需要提高設(shè)計(jì)的抽象層次。SoC設(shè)計(jì)的趨勢(shì)是向高層抽象移動(dòng)，更強(qiáng)調(diào)芯片級(jí)的規(guī)劃和驗(yàn)證。</p><p>　　3. ESL設(shè)計(jì)的基

9、本概念</p><p>　　ESL設(shè)計(jì)指系統(tǒng)級(jí)的設(shè)計(jì)方法，從算法建模演變而來(lái)。ESL設(shè)計(jì)已經(jīng)演變?yōu)榍度胧较到y(tǒng)軟硬件設(shè)計(jì)、驗(yàn)證、調(diào)試的一種補(bǔ)充方法學(xué)。在ESL設(shè)計(jì)中能夠?qū)崿F(xiàn)軟硬件的交互和較高層次上的設(shè)計(jì)抽象。ESL設(shè)計(jì)能夠讓SoC設(shè)計(jì)工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗(yàn)證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件，并能夠?yàn)橄掠蔚募拇嫫鱾鬏敿?jí)(RTL)實(shí)現(xiàn)提供驗(yàn)證基礎(chǔ)。</p><p>　　ESL設(shè)計(jì)以抽象方式來(lái)

10、描述系統(tǒng)單芯片（SoC）設(shè)計(jì)。在ESL設(shè)計(jì)中，系統(tǒng)的描述和仿真的速度快，讓設(shè)計(jì)工程師有充裕的時(shí)間分析設(shè)計(jì)內(nèi)容。并且能提供足夠精度的虛擬原型，以配合軟件的設(shè)計(jì)。ESL設(shè)計(jì)不僅能應(yīng)用在設(shè)計(jì)初期與系統(tǒng)架構(gòu)規(guī)劃階段，亦能支持整個(gè)硬件與軟件互動(dòng)設(shè)計(jì)的流程。</p><p>　　ESL設(shè)計(jì)技術(shù)與IP模塊能將流程融入現(xiàn)有的硬件與軟件設(shè)計(jì)與工具流程，在SoC開(kāi)發(fā)流程中扮演協(xié)調(diào)統(tǒng)合的角色。它們讓工程師能開(kāi)發(fā)含有數(shù)百萬(wàn)邏輯門(mén)與數(shù)十萬(wàn)

11、行程序代碼的設(shè)計(jì)，并提供一套理想平臺(tái)，用來(lái)進(jìn)行驗(yàn)證，滿足客戶持續(xù)成長(zhǎng)的需求。</p><p>　　4. ESL設(shè)計(jì)的特點(diǎn)</p><p>　　ESL設(shè)計(jì)之所以會(huì)受歡迎，主要源于以下五方面功能：功能正確和時(shí)鐘精確型的執(zhí)行環(huán)境使提前開(kāi)發(fā)軟件成為可能，縮短了軟硬件集成的時(shí)間。系統(tǒng)設(shè)計(jì)更早地和驗(yàn)證流程相結(jié)合，能確定工程開(kāi)發(fā)產(chǎn)品的正確性。在抽象層設(shè)置的約束和參數(shù)可以被傳遞到各種用于設(shè)計(jì)實(shí)現(xiàn)的工具中。

12、</p><p>　?。?）更早地進(jìn)行軟件開(kāi)發(fā)</p><p>　　有了虛擬的原型平臺(tái)意味著可以更早地開(kāi)始軟件開(kāi)發(fā)。對(duì)于目前基于SystemC語(yǔ)言的ESL設(shè)計(jì)方法學(xué)來(lái)說(shuō)，ESL設(shè)計(jì)工程師可用SystemC生成一個(gè)用來(lái)仿真SoC行為的事務(wù)級(jí)模型。由于事務(wù)級(jí)模型的開(kāi)發(fā)速度比RTL模型要快得多。在RTL實(shí)現(xiàn)以前，完成TLM建模后的系統(tǒng)就可以開(kāi)始軟件的開(kāi)發(fā)。這樣軟件的開(kāi)發(fā)可以和RTL實(shí)現(xiàn)同時(shí)展開(kāi)，

13、而不是傳統(tǒng)上的在RTL實(shí)現(xiàn)完成以后才開(kāi)始軟件的開(kāi)發(fā)。雖然部分和硬件實(shí)現(xiàn)細(xì)節(jié)有關(guān)的軟件要在RTL完成以后才能開(kāi)始，但還是可以節(jié)省大量的開(kāi)發(fā)時(shí)間。</p><p>　?。?）更高層次上的硬件設(shè)計(jì)</p><p>　　為了適應(yīng)不斷變化的市場(chǎng)要求，需要不斷推出新產(chǎn)品或經(jīng)過(guò)改進(jìn)的產(chǎn)品。在SoC設(shè)計(jì)中可以通過(guò)改進(jìn)一些模塊的性能、增加功能模塊或存儲(chǔ)器、甚至在體系結(jié)構(gòu)上做出重大的調(diào)整。因此設(shè)計(jì)工程師必須擁

14、有可實(shí)現(xiàn)的快速硬件設(shè)計(jì)方法。為了實(shí)現(xiàn)快速的硬件設(shè)計(jì)，在ESL設(shè)計(jì)須建立在較高層次上的抽象如事務(wù)級(jí)建模（TLM）。事務(wù)級(jí)模型應(yīng)用于函數(shù)調(diào)用和數(shù)據(jù)包傳輸層。傳輸級(jí)模型可以分為事件觸發(fā)型和時(shí)鐘精確型，這些模型能夠提供比RTL級(jí)模型快好幾個(gè)數(shù)量級(jí)的仿真速度。ESL工具的挑戰(zhàn)就是既要保持足夠精度的時(shí)序信息來(lái)幫助設(shè)計(jì)決策，又要提供足夠的仿真速度以滿足大型的系統(tǒng)軟件（如OS啟動(dòng)）在可接受的時(shí)間內(nèi)的完整運(yùn)行。只要掌握了這種平衡，就可以在高級(jí)設(shè)計(jì)中驗(yàn)證時(shí)

15、序和設(shè)置約束條件，再將這些優(yōu)化的設(shè)計(jì)分割、分配到各個(gè)不同的軟、硬件設(shè)計(jì)工作組去加以實(shí)現(xiàn)。RTL仿真通常只能提供10MIPS到數(shù)百M(fèi)IPS左右的性能；然而，時(shí)鐘精確型的ESL仿真卻能達(dá)到100KMIPS到1MMIPS的仿真速度。</p><p>　　（3）設(shè)計(jì)的可配置性和自動(dòng)生成</p><p>　　越來(lái)越多的系統(tǒng)強(qiáng)調(diào)自己的可配置性，諸如：不同的處理器、不同的總線帶寬、不同的存儲(chǔ)器容量、無(wú)數(shù)

16、的外設(shè)。配置和生成出來(lái)的設(shè)計(jì)必須和驗(yàn)證環(huán)境得到的結(jié)果完全一致，并延續(xù)到整個(gè)設(shè)計(jì)流程中。通過(guò)ESL模型，結(jié)構(gòu)設(shè)計(jì)師能夠找到最好的配置方案。但是，這樣產(chǎn)生出來(lái)的結(jié)果需要和一套骨架的驗(yàn)證環(huán)境同步到設(shè)計(jì)實(shí)現(xiàn)中去。如ARM已經(jīng)實(shí)現(xiàn)了從RealView SoC Designer ESL環(huán)境中自動(dòng)導(dǎo)入SynopsysDesignWare coreAssembler SoC的集成和綜合流程，并且可以從coreAssembler或Mentor Graph

17、ics公司的Platform Express中啟動(dòng)ARM PL300 AXI可配置互聯(lián)生成器，來(lái)生成AXI總線系統(tǒng)。</p><p>　?。?）方便的架構(gòu)設(shè)計(jì)</p><p>　　ESL架構(gòu)設(shè)計(jì)能完成功能到運(yùn)算引擎的映射。這里的引擎指的是那些可編程的目標(biāo)——如處理器、可配置的DSP協(xié)處理器，或者是特殊的硬件模塊如UART外設(shè)、互連系統(tǒng)和存儲(chǔ)器結(jié)構(gòu)。這是系統(tǒng)設(shè)計(jì)的開(kāi)始環(huán)節(jié)，從行為上劃分系統(tǒng)，

18、驗(yàn)證各種配置選擇的可行性及優(yōu)化程度。ESL工具對(duì)于開(kāi)發(fā)可配置結(jié)構(gòu)體系是非常關(guān)鍵的。它使系統(tǒng)結(jié)構(gòu)從抽象的行為級(jí)很容易地映射到具體的硬件設(shè)計(jì)，從而方便決定哪些模塊可以被復(fù)用，哪些新模塊需要設(shè)計(jì)。還能提供必要信息指導(dǎo)最優(yōu)化的通訊、調(diào)度和仲裁機(jī)制。</p><p>　?。?）快速測(cè)試和驗(yàn)證</p><p>　　由于ESL設(shè)計(jì)中的抽象級(jí)別明顯高于RTL設(shè)計(jì)抽象級(jí)別，ESL設(shè)計(jì)中可以做到描述模塊內(nèi)的電

19、路狀態(tài)、精確到納秒的轉(zhuǎn)換以及精確到位的總線行為。相比使用RTL，使用周期精確的事務(wù)級(jí)模型將使硬件驗(yàn)證和硬件/軟件協(xié)同驗(yàn)證速度快1000倍或者更多。這種方法不僅可產(chǎn)生用于驗(yàn)證系統(tǒng)行為，它還支持與較低抽象級(jí)別的RTL模型的協(xié)同仿真。如果ESL設(shè)計(jì)抽象級(jí)別被當(dāng)作一個(gè)測(cè)試臺(tái)的話，當(dāng)下游的RTL實(shí)現(xiàn)模塊可用時(shí)，它們便可在這個(gè)測(cè)試臺(tái)上進(jìn)行驗(yàn)證。</p><p>　　系統(tǒng)級(jí)的HW/SW協(xié)同驗(yàn)證要優(yōu)于C/RTL實(shí)現(xiàn)級(jí)的HW/SW

20、協(xié)同驗(yàn)證。因?yàn)樵谙到y(tǒng)級(jí)的驗(yàn)證可以在較早的展開(kāi)，而不必等到底層的實(shí)現(xiàn)完成后才開(kāi)始。在底層實(shí)現(xiàn)沒(méi)有開(kāi)始前的協(xié)同驗(yàn)證可以及時(shí)修改體系結(jié)構(gòu)或軟硬件劃分中的不合理因素。越高層次上的驗(yàn)證，可以越大程度上減少修改設(shè)計(jì)帶來(lái)的損失。</p><p><b>　　5.ESL設(shè)計(jì)方法</b></p><p>　　ESL作為一種先進(jìn)的設(shè)計(jì)方法學(xué)，能夠用于硬件的功能建模與體系結(jié)構(gòu)的探察，給硬件

21、架構(gòu)設(shè)計(jì)人員提供準(zhǔn)確可靠的設(shè)計(jì)依據(jù)，因此在本章的內(nèi)容里將將詳細(xì)介紹ESL設(shè)計(jì)的基本流程與ESL的核心方法—利用SystemC實(shí)現(xiàn)事務(wù)級(jí)建模的基本理念。</p><p>　　首先要指出的是在設(shè)計(jì)的哪個(gè)階段使用ESL設(shè)計(jì)方法和ESL設(shè)計(jì)工具。每一個(gè)電子產(chǎn)品的設(shè)計(jì)過(guò)程以某一種形式的頂層定義開(kāi)始。這個(gè)定義過(guò)程可以以文本的形式描述，也可以用圖表、狀態(tài)圖、算法描述，或者利用工具如MATLAB等描述。ESL設(shè)計(jì)并不是定位在這個(gè)

22、層次上的設(shè)計(jì)。而是通過(guò)描述系統(tǒng)怎樣工作，并為進(jìn)一步的實(shí)現(xiàn)提供一個(gè)解決方案。ESL設(shè)計(jì)成為系統(tǒng)和更加底層設(shè)計(jì)之間的橋梁。ESL設(shè)計(jì)包括功能設(shè)計(jì)和體系結(jié)構(gòu)設(shè)計(jì)兩大領(lǐng)域。</p><p>　　系統(tǒng)的行為由功能模塊實(shí)現(xiàn)，功能模塊設(shè)計(jì)必須關(guān)注系統(tǒng)的應(yīng)用。功能設(shè)計(jì)不考慮硬件和軟件，物理和工藝。功能設(shè)計(jì)包括實(shí)現(xiàn)功能模塊結(jié)構(gòu)、模塊之間的通信和它們的基本行為。在ESL中一個(gè)硬件功能模塊的設(shè)計(jì)包括定義正確的功能，確定輸入和輸出，劃分

23、子模塊，確定子模塊的結(jié)構(gòu)、數(shù)據(jù)流和控制邏輯，還要為其模塊建立測(cè)試環(huán)境。這個(gè)設(shè)計(jì)過(guò)程和RTL的設(shè)計(jì)流程相似，但他們?cè)诓煌某橄髮哟紊希褂貌煌脑O(shè)計(jì)語(yǔ)言，例如，在ESL的功能模塊建模過(guò)程中使用SystemC或SystemVerilog，而RTL級(jí)建模則使用Verilog或者VHDL。</p><p>　　體系結(jié)構(gòu)設(shè)計(jì)首先要建立平臺(tái)的描述。接著將應(yīng)用的功能部件影射到平臺(tái)。驗(yàn)證體系結(jié)構(gòu)模型，并根據(jù)成本和性能優(yōu)化這個(gè)結(jié)構(gòu)

24、。在體系結(jié)構(gòu)設(shè)計(jì)中需要考慮處理器的類(lèi)型、處理器的數(shù)量、存儲(chǔ)器的大小、Cache性能、總線互聯(lián)和占用率、軟件和硬件的功能劃分和評(píng)估、功耗的評(píng)估和優(yōu)化等。</p><p>　　首先ESL接受一個(gè)設(shè)計(jì)定義的輸入，這個(gè)定義可以是文本、圖表、算法或者是某種描述語(yǔ)言如UML，SLD，MATLAB等的描述。對(duì)于這個(gè)輸入的定義，在ESL設(shè)計(jì)完成算法的開(kāi)發(fā)，接口定義，用ESL語(yǔ)言或其他語(yǔ)言來(lái)描述來(lái)完成體系結(jié)構(gòu)的設(shè)計(jì)。并在此基礎(chǔ)上完

25、成軟硬件的劃分。完成軟硬件劃分后，可以開(kāi)始軟件和硬件的設(shè)計(jì)。在硬件設(shè)計(jì)中，對(duì)于功能單元需要在較高層次上的建模，完成功能設(shè)計(jì)。比如說(shuō)用SystemC進(jìn)行事務(wù)級(jí)的建模。</p><p>　　用C/C++或其他高級(jí)語(yǔ)言完成應(yīng)用軟件的設(shè)計(jì)。在這個(gè)階段開(kāi)始軟硬件的協(xié)同驗(yàn)證，根據(jù)協(xié)同驗(yàn)證的結(jié)果反饋給體系結(jié)構(gòu)和軟硬件劃分。后者根據(jù)性能、成本等因素重新做出調(diào)整。軟硬件的設(shè)計(jì)和驗(yàn)證，包括軟硬件的協(xié)同驗(yàn)證是一個(gè)重復(fù)的過(guò)程，在整個(gè)設(shè)計(jì)

26、過(guò)程中都要根據(jù)驗(yàn)證的結(jié)果對(duì)體統(tǒng)和設(shè)計(jì)做出調(diào)整。</p><p>　　完成驗(yàn)證的硬件和軟件設(shè)計(jì)就可以組成一個(gè)完整地系統(tǒng)級(jí)設(shè)計(jì)。傳遞給下一級(jí)</p><p>　　的設(shè)計(jì)作為輸入。比如說(shuō)是ESL設(shè)計(jì)為軟件應(yīng)用提供C或C++語(yǔ)言描述的程序。為定制電路提供Verilog或VHDL語(yǔ)言描述的硬件設(shè)計(jì)。為硬件平臺(tái)提供PCB板的功能部件或抽象層IP，比如說(shuō)基于SystemC的IP。在實(shí)現(xiàn)ESL設(shè)計(jì)流程的具

27、體過(guò)程中，有不同的實(shí)現(xiàn)方法可以采用。下面介紹兩種應(yīng)用得比較多</p><p><b>　　的設(shè)計(jì)方法。</b></p><p>　　在完成系統(tǒng)功能定義后，設(shè)計(jì)方法之一是從系統(tǒng)的定義開(kāi)始，先進(jìn)行算法級(jí)設(shè)計(jì)。通常用MatLab等工具進(jìn)行算法的分析，接著用Simulink等工具進(jìn)行數(shù)據(jù)流的分析。完成分析后進(jìn)行體系結(jié)構(gòu)的平臺(tái)的設(shè)計(jì)。體系結(jié)構(gòu)和平臺(tái)設(shè)計(jì)要進(jìn)行系統(tǒng)級(jí)的驗(yàn)證，以確定

28、結(jié)構(gòu)是否合理。在體系結(jié)構(gòu)的設(shè)計(jì)中，首先從IP庫(kù)中獲取已有的硬件模塊的事物級(jí)模型，如處理器和總線模型，或者重新設(shè)計(jì)IP庫(kù)中沒(méi)有的模塊的事物級(jí)模型。硬件模塊的事物級(jí)建模完成后，建立系統(tǒng)模型。接下來(lái)輸入軟件參考模型進(jìn)行軟硬件的協(xié)同驗(yàn)證。體系結(jié)構(gòu)的系統(tǒng)級(jí)驗(yàn)證的目標(biāo)是確定存儲(chǔ)器的大小、DMA的定義、總線帶寬和軟硬件劃分等。</p><p>　　與圖2中的ESL設(shè)計(jì)方法一相比，圖3中的設(shè)計(jì)方法是直接由軟件參考代碼開(kāi)始，創(chuàng)建事

29、物級(jí)模型的虛擬平臺(tái)，在此基礎(chǔ)上進(jìn)行系統(tǒng)結(jié)構(gòu)設(shè)計(jì)，驗(yàn)證和性能的分析。通常，軟件參考代碼已實(shí)現(xiàn)了基本功能，特別是保證了算法及數(shù)據(jù)流等的正確性。如，軟件參考代碼可以是某一標(biāo)準(zhǔn)協(xié)議的用C語(yǔ)言寫(xiě)的參考代碼。在軟件參考代碼和事物級(jí)模型的基礎(chǔ)上分別進(jìn)行軟件和硬件的設(shè)計(jì)。在軟件設(shè)計(jì)中，會(huì)把建立完成的虛擬平臺(tái)和構(gòu)架作為集成開(kāi)發(fā)環(huán)境的一部分。集成開(kāi)發(fā)環(huán)境還包括編譯器和調(diào)試工具的開(kāi)發(fā)。在設(shè)計(jì)的過(guò)程通過(guò)軟硬件的協(xié)同驗(yàn)證調(diào)整設(shè)計(jì)的內(nèi)容。</p>&

30、lt;p>　　6.SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究</p><p>　　在傳統(tǒng)設(shè)計(jì)方法中,設(shè)計(jì)的系統(tǒng)級(jí)往往使用UML,SDL, C, C++等進(jìn)行描述以實(shí)現(xiàn)各功能模塊的算法,而在寄存器傳輸級(jí)使用硬件描述語(yǔ)言進(jìn)行描述。最廣泛使用的2種硬件描述語(yǔ)言是VHDL和Verilog HDL,傳統(tǒng)的系統(tǒng)設(shè)計(jì)方法流程如圖3所示。從圖中不難看出,傳統(tǒng)的設(shè)計(jì)方法會(huì)出現(xiàn)如下弊端:首先,設(shè)計(jì)人員需要使用C/C++語(yǔ)言來(lái)建立系

31、統(tǒng)級(jí)模型,并驗(yàn)證模型的正確性,在設(shè)計(jì)細(xì)化階段,原始的C和C++描述必須手工轉(zhuǎn)換為使用VHDL或Verilog HDL。在這個(gè)轉(zhuǎn)換過(guò)程中會(huì)花費(fèi)大量的時(shí)間,并產(chǎn)生一些錯(cuò)誤。</p><p>　　其次,當(dāng)使用C語(yǔ)言描述的模塊轉(zhuǎn)換成HDL描述的模塊之后,后者將會(huì)成為今后設(shè)計(jì)的焦點(diǎn),而設(shè)計(jì)人員花費(fèi)大量時(shí)間建立起來(lái)的C模型將再?zèng)]有什么用處。再次,需要使用多個(gè)測(cè)試平臺(tái)。因?yàn)樵谙到y(tǒng)級(jí)建立起來(lái)的針對(duì)C語(yǔ)言描述的模塊測(cè)試平臺(tái)無(wú)法直接

32、轉(zhuǎn)換成針對(duì)HDL語(yǔ)言描述的模塊所需要的測(cè)試平臺(tái)。</p><p>　　無(wú)論采用什么樣的設(shè)計(jì)方法學(xué),人們都需要對(duì)SOC時(shí)代的復(fù)雜電子系統(tǒng)進(jìn)行描述,以選擇合適的系統(tǒng)架構(gòu)進(jìn)行軟硬件劃分、算法仿真等。描述的級(jí)別越低,細(xì)節(jié)問(wèn)題就越突出,對(duì)實(shí)際系統(tǒng)的模仿就越精確,完成建模消耗的時(shí)間、仿真和驗(yàn)證時(shí)間就越長(zhǎng)。相反,描述的抽象級(jí)別越高,完成建模需要的時(shí)間就越短,但對(duì)目標(biāo)系統(tǒng)的描述也就越不精確。作為設(shè)計(jì)人員必須在速度和精確性之間做出

33、選擇。</p><p>　　人們對(duì)系統(tǒng)級(jí)描述語(yǔ)言的要求是:高仿真速度以及建模效率、時(shí)序和行為可以分開(kāi)建模、支持基于接口的設(shè)計(jì)、支持軟硬件混合建模、支持從系統(tǒng)級(jí)到門(mén)級(jí)的無(wú)縫過(guò)渡、支持系統(tǒng)級(jí)調(diào)試和系統(tǒng)性能分析等。人們迫切需要一種語(yǔ)言單一地完成全部設(shè)計(jì)。這種語(yǔ)言必須能夠用于描述各種不同的抽象級(jí)別(如系統(tǒng)級(jí)、寄存器傳輸級(jí)等),能夠勝任軟硬件的協(xié)同設(shè)計(jì)和驗(yàn)證,并且仿真速度要快。這就是所謂的系統(tǒng)級(jí)描述語(yǔ)言SLDL,而傳統(tǒng)的硬

34、件描述語(yǔ)言如VHDL和Verilog HDL都不能滿足這些要求。SystemC就是目前這方面研究的最新、最好的成果,他擴(kuò)展傳統(tǒng)的軟件語(yǔ)言C和C++并使他們支持硬件描述,所以可以很好地實(shí)現(xiàn)軟硬件的協(xié)同設(shè)計(jì),是系統(tǒng)級(jí)芯片設(shè)計(jì)語(yǔ)言的發(fā)展趨勢(shì)。</p><p><b>　　7.ESL綜合</b></p><p>　　“ESL綜合”到底有沒(méi)有一種明確的定義，能讓我們確信ESL

35、綜合是一種可行的設(shè)計(jì)技術(shù)，或者用于評(píng)估某款所謂的ESL綜合工具是否真的能夠完成綜合工作？憑借Synplicity營(yíng)銷(xiāo)高級(jí)副總裁AndrewHaines在電子設(shè)計(jì)自動(dòng)化(EDA)方面的工作經(jīng)驗(yàn)，關(guān)于ESL綜合的定義，建議是：此定義應(yīng)該突出ESL綜合與其他ESL設(shè)計(jì)工作相比的獨(dú)到之處。</p><p>　　首先，從本質(zhì)來(lái)說(shuō)，綜合是從一種抽象層級(jí)轉(zhuǎn)變?yōu)榱硪环N抽象層級(jí)，同時(shí)保持功能不變。邏輯綜合是從RTL到邏輯門(mén)的轉(zhuǎn)變；

36、而物理綜合則是從RTL到邏輯門(mén)及布局的轉(zhuǎn)變。因此，ESL綜合是從ESL描述語(yǔ)言到RTL等抽象較低的實(shí)施方案的轉(zhuǎn)變。就ESL綜合的定義而言，選擇哪種描述語(yǔ)言并不重要，因?yàn)橥ㄟ^(guò)在初始化階段根據(jù)不同應(yīng)用支持多種ESL語(yǔ)言的方式，用戶群最終均能解決這一問(wèn)題。重要的是，ESL綜合應(yīng)將設(shè)計(jì)轉(zhuǎn)變?yōu)槌橄筝^低但功能相當(dāng)?shù)膶?shí)施方案。</p><p>　　其次，某種技術(shù)被定義為綜合技術(shù)，就必然與其他形式的轉(zhuǎn)變存在根本區(qū)別。例如，原理圖

37、輸入(schematic capture)很顯然是一種涉及多種抽象層級(jí)的轉(zhuǎn)變，而綜合則不是。綜合與原理圖輸入定義的獨(dú)特區(qū)別在于香蕉曲線，也</p><p>　　就是說(shuō)，綜合的結(jié)果不是面積與時(shí)序關(guān)系圖上的一個(gè)點(diǎn)，而是一條曲線，表示所有綜合結(jié)果均保持相當(dāng)?shù)墓δ?，但時(shí)序與面積不同。因此，根據(jù)面積與時(shí)序關(guān)系自動(dòng)定義一系列功能相當(dāng)?shù)慕鉀Q方案必須作為ESL綜合定義的一部分。</p><p>　　我們已

38、經(jīng)認(rèn)識(shí)到，真正的DSP綜合需要從算法發(fā)展到優(yōu)化的RTL，市場(chǎng)中已有能夠滿足上述要求的相關(guān)ESL綜合技術(shù)。這確實(shí)是ESL綜合技術(shù)的進(jìn)步。不過(guò)，客戶必須始終認(rèn)識(shí)到，有的所謂“ESL綜合”工具實(shí)際只能根</p><p>　　據(jù)算法描述創(chuàng)建參數(shù)化的RTL模型，這種產(chǎn)品不能實(shí)現(xiàn)自動(dòng)化，也無(wú)法形成“香蕉曲線”，且對(duì)提高工作效率的作用也非常有限。定義本身不會(huì)改善ESL設(shè)計(jì)，即便如此，我們也應(yīng)當(dāng)在早期為其下一個(gè)明確的定義，以便設(shè)

39、計(jì)小組了解ESL的真正進(jìn)步與不足。</p><p><b>　　參考文獻(xiàn)：</b></p><p>　　[1]劉強(qiáng).基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究,現(xiàn)代電子技術(shù)，2005（9）</p><p>　　[2]陶耕.基于ESL設(shè)計(jì)方法學(xué)的雷達(dá)信號(hào)產(chǎn)生與處理技術(shù)[D]. 南京理工大學(xué),2009</p><p>　　[

40、3]Ron Wilson.電子系統(tǒng)級(jí)設(shè)計(jì)：從現(xiàn)象到本質(zhì).EDN電子設(shè)計(jì)技術(shù)，2008（11）</p><p>　　[4]Bassam Tabbara.電子系統(tǒng)級(jí)（ESL）設(shè)計(jì)：越早開(kāi)始越好.中國(guó)集成電路，2005（12）</p><p>　　[5]祝永新.基于ARM ESL平臺(tái)的H.264與AVS雙解碼軟硬件協(xié)同設(shè)計(jì)和研究[D]. 上海交通大學(xué),2010</p><p&

41、gt;　　[6]劉昊.基于ESL的AVS幀內(nèi)預(yù)測(cè)算法周期精確級(jí)建模.信息技術(shù)，2008</p><p>　　[7]Douglas Densmore,etc.“A Platform-Based Taxonomy for ESL Design” IEEE Design & Test of Computers，Sep.-Oct.2006,pp.359-374</p><p>　　[8]V

42、incent Perrier, “A look inside electronic systems level(ESL)design”,EETIMES,2004. [9]Su, A.P.;etc.”Applying ESL in A Dual-Core SoC Platform Designing ”,International SOC Conference, IEEE Sept. 2006 ,pp.171–174.</p>

43、<p>　　[10]T.Kogel,”TLM Peripheral Modeling for Platform-Dribven ESL design”,Technical Report, Coware Inc.2006</p><p>　　[11]C. Rowen,etc.”Engineering the Complex SoC: Flexible Design with Con?gurable P

44、rocessors”,Prentice Hall, 2004.</p><p>　　[12]Kwang-Ting (Tim) Cheng,The new world of ESL design, IEEE Design & Test Sep.-Oct.2006,pp.333</p><p>　　[13]Dai ARAKI,etc.”Model-based SoC design us