基于dsp的網絡安全視頻監(jiān)視系統(tǒng)的課程設計報告

1、<p>　　課 程 設 計 說 明 書</p><p>　　題 目： 基于DSP的網絡安全視頻監(jiān)視系統(tǒng)的設計 </p><p>　　課 程： DSP原理及應用課程設計</p><p>　　院（部）： 信息與電氣工程學院 </p><p>　　專 業(yè)： 通信

2、工程 </p><p>　　班 級： </p><p>　　學生姓名： </p><p>　　學 號：

3、 </p><p>　　指導教師： </p><p>　　完成日期： 2012年6月29日 </p><p><b>　　目錄</b></p><p><b>

4、　　摘 要II</b></p><p>　　一、設計目的和要求1</p><p><b>　　二、設計原理1</b></p><p>　　三、系統(tǒng)的方案設計與功能實現2</p><p>　　3.1系統(tǒng)分析與方案設計2</p><p>　　3.1.1系統(tǒng)解決方案比較分析2&l

5、t;/p><p>　　3.1.2系統(tǒng)方案設計3</p><p>　　3.2系統(tǒng)硬件模塊設計6</p><p>　　3.2.1視頻接口模塊6</p><p>　　3.2.1.1視頻輸入模塊設計6</p><p>　　3.2.2.2視頻輸出模塊設計7</p><p>　　3.2.2音頻接口模塊

6、8</p><p>　　3.2.3以太網通信模塊9</p><p>　　3.2.4存儲器擴展模塊11</p><p>　　3.2.4.1SDRAM接口設計11</p><p>　　3.2.4.2Flash接口設計12</p><p>　　3.2.5 USB接口設計14</p><p>

7、;　　3.2.6電源模塊15</p><p>　　3.2.6.1TMS320DM642供電模塊設計15</p><p>　　3.2.6.2視頻解碼芯片供電模塊設計16</p><p>　　3.2.6.3復位系統(tǒng)和電源監(jiān)控17</p><p>　　3.3系統(tǒng)軟件模塊設計17</p><p>　　3.3.1系統(tǒng)軟

8、件開發(fā)環(huán)境17</p><p>　　3.3.2 系統(tǒng)軟件設計流程17</p><p><b>　　總結與致謝19</b></p><p><b>　　參考文獻20</b></p><p><b>　　摘 要</b></p><p>　　嵌入式網絡

9、視頻監(jiān)控系統(tǒng)作為新一代的視頻監(jiān)控設備，集先進的視頻壓縮處理和以太網通信與一體。通過internet，遠程用戶可以在任意時間、任意地點訪問監(jiān)控系統(tǒng),進行實時視音頻監(jiān)控，接收報警信息，同時還可以對攝像機進行控制操作，對圖像的質量進行調節(jié)。系統(tǒng)以嵌入式系統(tǒng)技術為基礎，具有高度的穩(wěn)定性和可靠性，在道路交通、銀行、電信、智能家居等眾多領域具有廣泛的應用前景。</p><p>　　隨著技術的不斷進步和人們對于視頻系統(tǒng)要求不斷

10、的提高，各種運算處理速度更快，兼容性更強，外部擴展更豐富的視頻系統(tǒng)不斷推向市場。視頻監(jiān)控系統(tǒng)的設計較為復雜，它是一個很廣泛的概念。主要包括硬件設計、軟件設計以及算法設計等。本論文的主要工作是完成視頻監(jiān)控系統(tǒng)的硬件設計以及調試工作。本文首先介紹了視頻監(jiān)控系統(tǒng)的發(fā)展歷史，分析了嵌入式網絡視頻監(jiān)控系統(tǒng)的特點和技術關鍵，在仔細研究嵌入式系統(tǒng)先關技術的基礎上，分析比較了系統(tǒng)的解決方案并提出了本系統(tǒng)的設計方案。視頻監(jiān)控系統(tǒng)的主處理芯片采用的是德州儀

11、器(TI)提供的TMS320DM642 DSP，該處理器具有強大的處理能力和豐富的外圍接口，是嵌入式網絡視頻監(jiān)控系統(tǒng)的理想解決方案。系統(tǒng)主要功能模塊包括：存儲器模塊的設計、電源模塊的設計、復位系統(tǒng)的設計、視頻輸入輸出模塊的設計,擴了USB 接口以及以太網等。系統(tǒng)硬件設計的工具采用的是Altium Designer，完成了系統(tǒng)原理圖的設計和PCB 板的設計。</p><p>　　關鍵詞：DSP；TMS320DM64

12、2；網絡視頻監(jiān)控；Altium Designer</p><p><b>　　一、設計目的和要求</b></p><p>　　網絡安全DVR是一個視頻監(jiān)視系統(tǒng)，該系統(tǒng)將模擬視頻和模擬音頻經過數字化壓縮處理后，降低傳輸所需的帶寬和減少對存儲介質的海量要求，這樣將為安全目的獲得的數據變成數據流在LAN網絡上傳輸而不需要昂貴的同軸電纜。</p><p&g

13、t;　　本設計完成視頻解碼、視頻處理、存儲器系統(tǒng)、音頻接口、網絡接口幾個部分的硬件設計。根據設計題目的要求，選擇確定DSP芯片型號、視頻采集芯片等型號。</p><p><b>　　二、設計原理</b></p><p>　　一種嵌入式智能網絡視頻監(jiān)控系統(tǒng)設計與實現方法,其特點是基于嵌入式系統(tǒng)進行設計與開發(fā),系統(tǒng)體積小、成本低、便于安裝與維護、具備較強的可擴展性。同時系

14、統(tǒng)還具有運動對象檢測功能,可快速檢測出監(jiān)控畫面中的運動物體并發(fā)出報警信號。系統(tǒng)可實現無人值守,非常適合住宅小區(qū)、銀行、倉庫等單位的安全防范。本系統(tǒng)的總體結構包括網絡視頻監(jiān)控服務器端、客戶端和控制端三大部分。整個系統(tǒng)按照B/S模式開發(fā),網絡上的授權用戶只需利用標準的瀏覽器便可訪問該系統(tǒng),不用安裝任何特定的軟件。結合性能和成本的考慮,本系統(tǒng)采用TI公司的TMS320DM642為系統(tǒng)微處理器和自行研制的DSP開發(fā)板。</p>&

15、lt;p>　　三、系統(tǒng)的方案設計與功能實現</p><p>　　3.1系統(tǒng)分析與方案設計</p><p>　　3.1.1系統(tǒng)解決方案分析</p><p>　　由上面的功能分析可知，系統(tǒng)在視頻、音頻等多媒體的處理方面要求較高，而且需要告訴的運算能力和數據傳送能力，同時還要具有一定的控制能力。針對這類要求，施行基于高性能多媒體處理器的方案：</p>

16、<p>　　多媒體處理器集成了通用DSP芯片的特點，具有高速的運行速度、極強的處理能力和靈活性。同時，由于是面向多媒體應用，多媒體處理器對內核結構進行了優(yōu)化，同時擴充了接口功能，添加了視頻接口、音頻接口、網絡接口等，可以實現與視頻解碼芯片、音頻解碼芯片和以太網物理層芯片的無縫連接，整個芯片非常設和與網絡視頻監(jiān)控系統(tǒng)的應用，比較有代表性的又TI公司的TMS320DM64x系列。采用多媒體處理器進行網絡視頻監(jiān)控系統(tǒng)的設計，系統(tǒng)外圍

17、電路簡單、體積小、靈活性高，可升級性和可擴展性強，所以是一種非常好的解決方案。</p><p>　　3.1.2系統(tǒng)方案設計</p><p>　　經過分析和比較，本系統(tǒng)采用TMS320DM642是TI公司C6000系列DSP總最新的定點DSP，其核心是C6416型高性能數字信號處理器，具有極強的處理性能，高度的靈活性和可編程性，同時外圍集成了非常完整的音頻、視頻和網絡通信等設備及接口，特別適

18、用于機器視覺、醫(yī)學成像、網絡視頻監(jiān)控、數字廣播以及基于數字視頻/圖像處理的消費類電子產品等高速DSP應用領域。筆者針對市場客戶的需求，設計并實現了一款以TVP5150為視頻輸入解碼器，以PCM1801為音頻輸入采集電路，以TMS320DM642型DSP為核心處理器的多路視頻采集兼壓縮處理PCI板卡，并將其應用于構建高穩(wěn)定性、高魯棒性和多媒體數字監(jiān)控系統(tǒng)，取得了較好的社會效益和經濟效益。 </p><p>　　視頻

19、信號需要通過CCD攝像頭采集。視頻解碼芯片將采集到的模擬信號轉換為數字信號供DSP進行運算處理。視頻解碼芯片選用德州儀器的TVP5150APBS，它能夠方便地實現和攝像頭的無縫連接。經過TMS320DM642的軟件編碼器進行編碼壓縮處理，編碼壓縮生成的視頻碼流數據打包后通過RJ-45接口經以太網傳送到遠端的上位機，上位機作為SERVER，這樣就構成監(jiān)控系統(tǒng)。通過TMS320DM642獨立多媒體接口(MII)，片外連接一片以太網處理芯片(

20、在本系統(tǒng)中采用的是Intel公司的LXT971A)，就可以構成10/100Mbps以太網模塊。本地回放由視頻編碼芯片(本系統(tǒng)中采用的是Philips公司的SAA7105H)來完成。通過TMS320DM642的EMIF接口可以連接SDRAM和Flash存儲器。盡管DSP提供了片內RAM，但是在大多數情況下不能滿足系統(tǒng)的要求；同時對于要求實時處理的系統(tǒng)而言，又要求盡量減小在數據流動過程中由于存儲器讀寫造成的時間開銷，因此在系統(tǒng)中配置了高性能

21、的SDRAM，它在運行程序和數據處理時使用。Flash在系統(tǒng)中主要是用來存放系統(tǒng)軟件和配置參數的。為了使得所設計的視</p><p>　　圖3.1網絡視頻監(jiān)控系統(tǒng)總體框圖</p><p>　　系統(tǒng)的總體框圖如圖3.1所示（圖中供電、啟動復位和調試等模塊未包括在內），下面對主要模塊的功能再細化一下。</p><p><b>　　⑴視頻接口模塊：</b&

22、gt;</p><p>　　視頻接口模塊是監(jiān)控系統(tǒng)中最重要、最關鍵的模塊。從攝像機輸出的PAL/NTSC制式模擬電視信號首先經過視頻解碼芯片，轉換成BT.656格式數字信號后，送入DM640的視頻口VP0進行壓縮處理。在開發(fā)過程中，為了調試和視頻預覽的需要，增加了視頻編碼功能使從視頻口輸出的數字格式的視頻通過編碼芯片，轉換成模擬電視信號進行觀察。</p><p><b>　?、埔?/p>

23、頻接口模塊：</b></p><p>　　音頻接口模塊是系統(tǒng)中一個輔助模塊，其設計與視頻接口比較類似。通過麥克風輸入或者立體聲輸入的聲音經過音頻解碼器后，轉換成數字信號，送入處理器的多媒體音頻串行端口McASP0做相關處理后，發(fā)給遠程用戶。</p><p><b>　　⑶以太網通信模塊：</b></p><p>　　以太網通信模塊的

24、支持是系統(tǒng)的特色功能之一。由于DM640片上具有10/100Mb/s以太網口，對網絡的支持較好，所以這部分的電路比較簡潔，只需在外部鏈接以太網收發(fā)芯片和網絡變壓器即可工作。處理后的視頻和音頻數據經過打包，通過EMAC發(fā)送到網絡上，遠程用戶可以通過網絡發(fā)出相關指令到監(jiān)控系統(tǒng)，對攝像機進行控制。</p><p><b>　?、却鎯ζ鲾U展模塊</b></p><p>　　由

25、于視音頻數據量比較大，而DM642內部數據存儲空間的限制，需要在片外擴展數據存儲器。同樣的，由于程序空間的限制以及系統(tǒng)產品化的需求，也需要對程序存儲器進行擴展。對于數據存儲器，考慮到容量、速度和價格等因素，采用SDRAM。而由于對程序存儲器的速度要求不是很高，采用FLASH進行擴展。</p><p><b>　　⑸USB接口模塊</b></p><p>　　遠程用戶通

26、過網絡將對攝像機的控制指令發(fā)送到監(jiān)控系統(tǒng)，由于需要RS485總線對才能對攝像機進行控制，所以通過EMIF外擴異步通信單元的方式獲得串口RART，然后再連接485電平轉換芯片。從而實現對攝像機的控制功能。報警輸入模塊也是監(jiān)控系統(tǒng)的一個功能組件，報警信息通過DM642的GPIO輸入。</p><p><b>　?、氏到y(tǒng)供電模塊</b></p><p>　　這部分模塊作為系

27、統(tǒng)的正確運行提供保障，在后面部分會詳細介紹。</p><p>　　在外圍電路的設計過程中，對于器件的選擇也必須考慮到系統(tǒng)整體的要求，對諸如體積、功耗、可靠性等因素進行綜合考慮，選擇最適合系統(tǒng)的器件，是系統(tǒng)的性能最大化，這種思想在隨后的各模塊設計中會體現出來。</p><p>　　3.2系統(tǒng)硬件模塊設計</p><p>　　3.2.1視頻接口模塊</p>

28、<p>　　3.2.1.1視頻輸入模塊設計</p><p>　　隨著便攜式多媒體終端需求量迅速增加，在視頻解碼等方面對芯片低功耗的要求也越來越高。因此，只有將模擬視頻信號轉換成為符合ITU-R BT.656標準的數字信號，才可方便地利用FPGA或者DSP甚至PC機來進行信號處理。本模塊就是利用TI公司的超低功耗TVP5150芯片對視頻信號A／D解碼，由單片機通過I2C總線控制，預留地址數據等接口，作為

29、模塊驗證以及后續(xù)數字信號處理之用。</p><p>　　TVP5150是超低功耗、支持NTSC／PAL／SECAM等格式的高性能視頻解碼器，在正常工作時，它的功耗僅115 mW，并且具有超小封裝(32腳的TQFP)，因此非常適用于便攜、批量大、高質量和高性能的視頻產品。它可以接收2路復合視頻信號(CVBS)或1路S-Video信號。通過單片機I2C總線設置內部寄存器，可以輸出8位4：2：2的ITU-R BT.65

30、6信號(同步信號內嵌)，以及8位4：2：2的ITU-R BT.601信號(同步信號分離，單獨引腳輸出)。</p><p>　　視頻輸入模塊設計采用的視頻解碼芯片是TVP5150APBS，它是德州儀器公司專門開發(fā)的一款可以方便攜帶的低功耗視頻解碼芯片，可以廣泛用于視頻系統(tǒng)的設計，其核心工作電壓是1.8V，正常工作時功率為115mW。TVP5150APBS的視頻輸入端可以輸入兩路復合視頻信號或者一路S端子信號。輸入信

31、號(如PAL、NTSC等制式)通過增益控制單元、模數轉換器和Y/C分離及處理模塊后，最后可以轉化為8位ITU-RBT.656的數據格式，或者轉化為8位4:2:2的數據格式。TVP5150APBS的初始化操作是通過操作IIC總線來實現的。TVP5150APBS的IIC地址可以通過控制I2CSEL引腳的高低電平來設置。當該引腳是低電平時，IIC地址是0xB8h，當該引腳是高電平時，IIC地址則為0xBAh。TVP5150APBS與TMS32

32、0DM642的連接示意如圖3.3所示。</p><p>　　圖3.3TVP5150APBS與TMS320DM642連接示意圖</p><p>　　從圖3.3可知，視頻信號可以從TVP5150APBS的AIP1A或AIP1B輸入，數據輸出引腳YOUT[0:7]與TMS320DM642的VP0D[2:9]引腳連接在一起。TVP5150APBS的系統(tǒng)時鐘引腳SCLK與TMS320DM642的VP

33、0CLK0引腳連接。因為在本系統(tǒng)的設計中采用的是ITU-RBT.656的視頻輸出格式，所以在系統(tǒng)中不需要分立的同步信號。因此，TVP5150APBS的HSYNC(行同步信號)、VSYNC(場同步信號)、AVID(行消隱指示信號)以及FID(奇偶場指示信號)這幾個引腳并不需要與TMS320DM642連接，只需要將TVP5150APBS的INTERQ引腳與TMS320DM642的VP0CTL0引腳3接起來。TVP5150APBS的SCL引腳

34、作為IIC的時鐘信號需要與TMS320DM642的SCL0引腳連接，SDA作為IIC的數據信號需要和TMS320DM642的SDA0連在一起。根據TVP5150APBS的數據手冊，系統(tǒng)中使用的晶振的大小是14.31818MHz。</p><p>　　3.2.2.2視頻輸出模塊設計</p><p>　　在本系統(tǒng)的設計中，將TMS320DM642的VP2端口配置成視頻輸出端口，VP2端口的數據

35、線與SAA7105H的數據線相互錯位，因此這會造成無法正常顯示視頻輸出。為了解決這個問題，在將VP2端口配置成ITU-RBT.656視頻輸出時，數據就會從VP2A通道的VP2D02-VP2D09輸出，VP2D00-VP2D01則輸出無效，因此就需要將VP2D02-VP2D09這8根數據線連接到SAA7105H的PD0-PD7對應的引腳。這樣VP2D10-VP2D19在視頻回放中就沒有使用。TMS320DM642的27MHz的VP2CLK

36、0信號作為回放時鐘輸入以便于和視頻捕獲同步，VP2CLK1頻率與VP2CLK0頻率相同，作為回放時鐘輸出，將數據傳送給SAA7105H視頻編碼芯片。</p><p>　　在視頻輸出模塊中采用的SAA7105H是Philips公司開發(fā)的一款同時具有SDTV(標準清晰度電視)和HDTV(高清晰度電視)信號編碼能力的視頻編碼芯片，可以廣泛用于視頻輸出的設計中。當TVP5150APBS輸入8位寬度ITU-RBT.656格

37、式的視頻數據流時，輸入的象素時鐘頻率與數據總線頻率都是27MHz。TVP5150APBS在象素時鐘的上升沿鎖存數據總線上的數據，它與VP2端口輸出的ITU-RBT.656格式數據的時序相同。SAA7105H將從TMS320DM642端傳送來的PC信號轉化為PAL制式(50Hz)或者是NTSC制式(60Hz)送到外部TV端輸出。SAA7105H默認為休眠狀態(tài)，在休眠過程中IIC總線仍然可以接受來自TMS320DM642的命令。當SAA71

38、05H的三個數模轉換器視頻輸出與外部TV相連接時，SAA7105H能夠自動檢測到數模轉換器接口的阻抗變化，然后通過芯片的TVD(電視信號檢測)引腳向TMS320DM642發(fā)出中斷請求，表明外部有播放要求。此時，TMS320DM642就會通過IIC總線來配置SAA7105H的內部寄存器，激活還處于休眠狀態(tài)的SAA7</p><p>　　視頻輸出模塊的電路如圖3.4所示。</p><p>　　

39、圖3.4 TVP5150APBS與SAA7105連接示意圖</p><p>　　3.2.2音頻接口模塊</p><p>　　MD642具有多通道音頻串行端口(McASP)和兩個多通道緩存的串口(McBSP)，它們是與視頻端口復用的。TLV32OAIC23是TI推出的一款高性能的立體聲音頻CODE芯片，內置耳機輸出放大器，支持MCI和LINE工N兩種輸入方式(二選一)，對輸入和輸出都具有可編

40、程增益調節(jié)。AIC23的模數轉換(ADC)s和數模轉換(DACS)部件高度集成在芯片內部，采用了先進的SimgZadetla過采樣技術，可以在K8到9K6的頻率范圍內提供16bit、20bit、24bit和32bit的采樣，ADC和DAC的輸出信噪比分別可以達到godb和IOObd。AIC23還具有很低的能耗，回放模式下功率僅為23mV。</p><p>　　系統(tǒng)中，A工C23工作于主模式，左右聲道的采樣字寬均為

41、16bit數據接口為DSPmode模式。通過工C2總線設置內部寄存器的工作參數和反饋狀態(tài)信息。</p><p>　　圖3.5TVP5150APBS與TLV430AIC23連接示意圖</p><p>　　由于網絡傳輸的固有特點，音頻數據和視頻數據從攝像機端到達監(jiān)控中心不可能是均勻的，如果攝像機端不做任何糾正處理，則很難保證音視頻的同步輸出。為了實現音頻和視頻的采樣同步，利用鎖相環(huán)PLL170

42、8，從SAA71巧的LLC引腳輸出27mhz時鐘，經PLLI1708產生A工C23的主時鐘MCKL。由于音視頻采樣信號采用同一個時鐘源，就不會出現音視頻不同步的問題。PLL17OS的SCLKO3引腳輸出默認時鐘頻率18.433Hz，作為AIC23的輸入主時鐘MCLK。AIC23內部采用的時鐘可通過設置寄存器由主時鐘MCKL分頻得到。</p><p>　　3.2.3以太網通信模塊</p><p&

43、gt;　　EMAC/MDIO是TMS320DM642的片內外設，它主要由EMAC控制模塊、EMAC</p><p>　　模塊和MDIO三個部分組成。</p><p>　　EMAC控制模塊是DSP內核和EMAC模塊以及MDIO模塊之間的接口。EMAC模塊為DSP內核與以太網收發(fā)器之間的高效收發(fā)提供了接口，它支持10BASE-T和100BASE-TX的全雙工或者半雙工數據傳輸。MDIO模塊和E

44、MAC模塊配合起來使用，它經過MDIO總線后連接到網絡處理芯片，可以輪詢多達32個MDIO地址，即可以管理32個這樣的器件。在本系統(tǒng)設計中使用了一個網絡處理芯片-英特爾公司的LXT971A。MDIO總線屬于2線總線，它有時鐘總線和數據總線，通過MDIO模塊可以間接對網絡處理芯片的狀態(tài)進行查詢與控制。軟件在TMS320DM642上運行可以進行讀寫MDIO模塊的寄存器，MDIO模塊驅動，MDIO總線，讀寫網絡處理芯片的寄存器，完成自動設置協(xié)

45、商參數、檢查協(xié)商結果等操作。當MDIO完成一次對網絡處理芯片寄存器的讀寫操作后，它將向EMAC控制模塊發(fā)出中斷信號。另外，如果MDIO模塊監(jiān)測到網絡處理芯片收發(fā)器的連接狀態(tài)發(fā)生了改變，它同樣也會產生中斷。</p><p>　　在本系統(tǒng)中采用的LXT971A是英特爾公司專門開發(fā)的一款可以用于網絡通訊接口的芯片，它符合IEEE標準，直接支持10Mbps和100Mbps的雙絞線應用，也可以支持100Mbps的光纖接口[

46、44]。它提供MII(獨立多媒體接口)，能夠很好地連接MACs(媒體訪問控制器)。LXT971A采用先進的CMOS工藝制造，它只需要一個3.3V的單電源供電。它的工作條件可以設置為自動協(xié)商、并行檢測或手動控制這幾種模式。其中自動協(xié)商模式在芯片上電后會定時發(fā)出FLP(快速鏈路脈沖序列)，該序列含有系統(tǒng)可以支持的連接模式的信息。當對方檢測到相應的信息后，會自動調整到雙方都可以接受的最佳模式上，這樣就能保證雙方能夠以可接受的最高速率來連接。當

47、LXT971A和不支持自動協(xié)商的器件連接時，它將不會接受到FLP，此時芯片會采用并行檢測模式來檢測信號，如果能夠檢測到信號，將以該信號的速率來連接。自動協(xié)商與并行檢測能夠使得器件可以即插即用，手動控制則會禁止自動協(xié)商和并行檢測，而采用人工指定的模式來讓LXT971A工作。LXT971A與TMS320DM642的連接示意圖如圖3.6所示，在以太網模塊中還需要用到網絡變壓</p><p>　　圖3.6 LXT971A

48、連接示意圖</p><p>　　3.2.4存儲器擴展模塊</p><p>　　在數據處理模塊中，DSP芯片、SDRAM芯片和Flash芯片這三塊芯片是整個模塊電路的核心。該模塊的功能是完成與外部數據存儲器的數據傳輸和程序存儲器的程序讀寫任務。通過JTAG接口電路與仿真器相連后接到計算機主機進行仿真調試，實現與目標主機的數據交換。</p><p>　　3.2.4.1S

49、DRAM接口設計</p><p>　　在本論文介紹的視頻系統(tǒng)設計中，SDRAM內存芯片選用的是美光(Micron)公司生產的MT48LC4M32B2-1M×32×4banks。SDRAM，即SynchronousDRAM(同步動態(tài)隨機存儲器)，表明它的工作速度是和系統(tǒng)的總線速度同步的。MT48LC4M32B2總線最高時鐘為166MHz，它主要用來存儲數據和程序，SDRAM的刷新由DSP芯片自動

50、控制。MT48LC4M32B2是一款高速CMOS動態(tài)隨機存儲器，它內部配置為四個區(qū)的同步接口，它具有以下特性：</p><p>　　(1)PC100的功能。</p><p>　　(2)完全同步，所有的信號在系統(tǒng)時鐘的上升沿有效。</p><p>　　(3)內部執(zhí)行流水線操作，列地址可以在每個時鐘周期作改變。</p><p>　　(4)內部分區(qū)

51、可以隱藏行地址和預充電。</p><p>　　(5)自動預充電，包括自動并行預充電和自動刷新模式。</p><p>　　(6)兼容LVTTL的輸入和輸出。</p><p>　　(7)單電源+3.3V±0.3V供電。</p><p>　　通常存放在片外SDRAM中，在需要用到的時候通過EDMA把數據從片外搬移到片內處理，這樣就可以提高

52、程序的執(zhí)行效率。TMS320DM642的SDRAM接口圖如圖3.7所示。</p><p>　　圖3.7SDRAM的接口圖</p><p>　　由于TMS320DM642的數據總線是64位，而每片MT48LC4M32B2的數據總線是32位，所以需要并聯(lián)兩片MT48LC4M32B2才能構成64位的數據總線，這樣才可以與TMS320DM642的EMIF數據總線相連。MT48LC4M32B2是1M

53、×32×4banks的結構，是TMS320DM642兼容的SDRAM，參照TMS320DM642數據手冊中SDRAM的配置方法，EA15、EA16控制SDRAM的組，EA3-EA14控制行地址，EA3-EA11控制列地址，片選信號接到TMS320DM642的CE0上，這樣就把SDRAM分配到CE0空間上。ECLKIN是EMIFA的時鐘輸入引腳，用來給EMIFA提供時鐘(AECLKIN、CPU/4時鐘或者CPU/6時鐘

54、)，EMIFA時鐘是在復位時通過AEA[20:19]管腳的上拉或下拉電阻來選擇的，具體的選擇方法見表2.1所示。在本系統(tǒng)中使用CPU/6時鐘，即EA19接地，EA20接高電平，這將影響狀態(tài)寄存器DEVSTAT的0位和1位。為了從EMIFA啟動，EA21、EA22需要接高電平。所以這種設置方法不需要接外部輸入時鐘，當然也可以使用外</p><p>　　3.2.4.2Flash接口設計</p><

55、p>　　TMS320DM642EMIFA的異步接口為各種存儲器和外設類型提供了可配置的存儲器周期類型，包括SRAM、EPROM、Flash等，在本系統(tǒng)中Flash采用的是SST公司生產的SST39VF800A Flash，片選信號接到TMS320DM642的CE1引腳上。SST39VF800A是一個1M×16位的CMOS多功能Flash器件，由SST特有的高性能SuperFlash技術制造而成。SST39VF800A可以

56、在2.7-3.6V范圍內進行寫(編程或擦除)操作。SST39VF800A的字編程性能很高，典型的字編程時間為7us。它非常適合用于需要能夠經常方便地更新程序、配置信息和數據存儲的場合。對于所有的應用系統(tǒng)來說，SST39VF800A可以顯著地提高系統(tǒng)的性能和可靠性，但是功耗卻很低。為了防止意外寫的發(fā)生，器件還提供了硬件和軟件數據保護機制。SST39VF800A也增強了程序、數據和配置存儲器的靈活性，但同時卻降低了成本。SST39VF800

57、A的大小為2M字節(jié)，快速讀訪問時間為70ns。SST39VF800A共有512個扇區(qū)，每個扇區(qū)有4K個字節(jié)。當DSP上電后，DSP通過增強的直接</p><p>　　Flash與TMS320DM642的接口圖如圖3.8所示。</p><p>　　圖3.8Flash接口圖</p><p>　　在圖3.8中，端口DC_A3-DC_A22與TMS320DM642EMIFA

58、的EA3-EA22對應連接，DC_D0-DC_D15與ED0-ED15對應連接。DC_AWE#、DC_AOE#和DC_CE1#則分別與TMS320DM642EMIFA的AWE、AOE和CE1這三個腳連接。</p><p>　　3.2.5 USB接口設計</p><p>　　本系統(tǒng)在設計中增加了USB接口，這樣可以進一步保存讀取的圖像和處理結果。在系統(tǒng)中沒有使用PCI接口，16位的HPI接口

59、可以連接USB微控制器來擴展USB接口。和傳統(tǒng)的計算機接口相比較，USB接口在全速模式下的傳輸速率可達12Mbps，在高速模式下更是高達480Mbps，并且可以熱插拔，因此成為現在較為常用的計算機總線。在本系統(tǒng)中USB接口芯片選用的是美國Cypress公司生產的CY7C68013A，它集成了USB2.0收發(fā)器、智能SIE(串行接口引擎)以及增強的8051微處理器。它的外部接口有8位和16位兩種，工作電壓為3.3V。內部集成有IIC控制器

60、可以在100KHz或者400KHz下運行。集成的四個FIFO能夠自動從16位總線轉換以及轉換為16位總線，通過外部時鐘或者異步觸發(fā)，可以很方便地和ASIC以及DSP集成電路連接。它的GPIF(通用可編程接口)能夠和大多數并行接口直接連接，可以編程波形描述器以及通過配置寄存器來定義波形，另外，它還支持多重RDY輸入和CTL輸出。對于音頻視頻等需要進行數據流的實時傳輸的系統(tǒng)而言，在設計中使用CY7C68013A會讓系統(tǒng)的設計變得更加簡單可靠

61、。</p><p>　　圖3.9CY7C68013A連接示意圖</p><p>　　TMS320DM642共有32個HD口，它有兩種工作方式，即HPI16和HPI32。在本系統(tǒng)設計中，采用的是HPI16工作方式，根據TMS320DM642的數據手冊，采用HPI16工作方式時需要將HD5引腳置于低電平，這樣HD[31:16]引腳就會處于高阻狀態(tài)，此時HPI的總線寬度為16位，即系統(tǒng)工作在HP

62、I16方式下。當HD5引腳置于高電平時，HPI的總線寬度為32位，此時系統(tǒng)則工作在HPI32方式下。由于在系統(tǒng)設計中沒有出現數據線和地址線復用的情況，因此需要將地址觸發(fā)引腳HAS#置為高電平。</p><p><b>　　3.2.6電源模塊</b></p><p>　　3.2.6.1TMS320DM642供電模塊設計</p><p>　　電源電

63、路在整個系統(tǒng)中扮演著非常重要的角色，整個系統(tǒng)我們用一個V5的直流變壓器供電，這個v5的電壓器產生1.v4和3.v3[2425〕。電壓根據MD642的性能特點我們知道，DM642采用雙電源供電，內核電源采用為1.V4，消耗電流為890毗，工/0電源采用3.V3消耗，電流為Z10mA。產生另外一個3.V3給視頻編解碼及其他芯片供電。在這里要注意的一點是兩個3.V3電源要分開設計，以免電源噪聲相互干擾。因為內核電源電壓低同時消耗電流較大，如果

64、采用DLO電源效率較低，消耗功率將加大。而且DPS需要兩種電壓，所以要考慮供電系統(tǒng)的配合問題。在加電過程中，應當保證內核電源先上電，最遲也應當與1/0電源一起加。關閉電源時，先關閉內核電源，再關閉工/0電源。為什么要按這樣的次序供電呢?主要是原因:如果僅CPU內核獲得供電，周邊工/O沒有供電，對芯片不會產生損害，只是沒有輸入/輸出能力而己。如果反過來周邊1/0得到供電而CUP內核沒有加電，那么芯片緩沖/驅動部分的晶體管將在一個未知狀態(tài)下

65、工作，這是非常危險的。我們在設計電源電路時，上述問題是一定要解決的。所以在本系統(tǒng)中采用的是開關電源芯片TPS543</p><p>　　圖3.10是3.3V電源產生電路，1.4V電源產生電路與此類似，只需根據計算將相應的電阻和電容值做相應的修改就可以得到1.4V電源。</p><p>　　圖3.10 3.3V電源產生原理圖</p><p>　　3.2.6.2視頻解碼

66、芯片供電模塊設計</p><p>　　本系統(tǒng)中的視頻解碼芯片選用的是德州儀器的TVP5150APBS芯片，它需要兩種電壓，分別是3.3V和1.8V。3.3V電壓可以采用I/O電源，1.8V電源電壓需要另外進行設計。本系統(tǒng)中采用德州儀器的TPS73618電源芯片來設計1.8V電源。TPS73618芯片是TPS736xx系列中的一款芯片，它的輸出電壓固定為1.8V。TPS736xx系列屬于線性穩(wěn)壓器電源(LDO)，它

67、采用了新的拓撲結構：一個NMOS傳遞一個電壓跟隨配置參數。采用這種拓撲結構可以得到穩(wěn)定的輸出，但是與此同時等效串聯(lián)電阻(ESR)卻很低，電路中甚至可以不接電容。另外，它還提供高反向阻斷(低反向電流)和接地引腳電流，這個電流在所有的輸出電流值中幾乎不變。TPS736xx系列電源芯片可以廣泛用于便攜式/電源供電設備、對噪聲敏感的電路、DSP、FPGA、微處理器等場合。它的輸入電壓的范圍是1.7V-5.5V，噪聲很低，初始精度達到0.5%。1

68、.8V電源產生電路如圖3.11所示。</p><p>　　圖3.11 1.8V電源產生原理圖</p><p>　　3.2.6.3復位系統(tǒng)和電源監(jiān)控</p><p>　　為了能夠得到良好的上電復位，同時可以對系統(tǒng)的電壓進行有效的監(jiān)控，在系統(tǒng)設計中選用了Maxim公司生產的MAX708T芯片來達到上述要求。MAX708T是一種微處理器電源監(jiān)控芯片，用它來監(jiān)控電壓時可以降

69、低電路的復雜程度。MAX708T可以顯著提高系統(tǒng)的可靠性和精確度。在復位時它可以輸出高電平有效和低電平有效的復位信號。MAX708T的域值電壓是3.08V。系統(tǒng)復位監(jiān)控電路如圖3.12所示。</p><p>　　圖3.12系統(tǒng)復位監(jiān)控電路圖</p><p>　　從圖3.14中可知，MAX708T的VCC(電源輸入)腳接的是3.3V電壓，因此，該系統(tǒng)監(jiān)控的電壓是3.3V。當系統(tǒng)監(jiān)測到VCC低

70、于域值電壓或MR引腳保持低電平時，RESET引腳就會輸出低電平，對系統(tǒng)進行復位。在復位條件結束后，RESET信號會繼續(xù)保持200ms。</p><p>　　3.3系統(tǒng)軟件模塊設計</p><p>　　3.3.1系統(tǒng)軟件開發(fā)環(huán)境</p><p>　　隨著DSP處理器速度和功能的提升，軟件的負責度隨之變大，對開發(fā)效率的要求越來越高，分了充分利用DSP處理器的能力，開發(fā)工

71、具的選擇至關重要。本系統(tǒng)使用的是TI公司的DSP軟件集成開發(fā)環(huán)境CCS。</p><p>　　CCS 包含了源代碼編輯工具、代碼調試工具、可執(zhí)行代碼生成工具和實時分析工具，并將這些工具集成在一個統(tǒng)一的開發(fā)平臺中。在 CCS 集成化開發(fā)環(huán)境下，應用程序以項目工程進行管理，因此用戶需要通過添加文件到工程來創(chuàng)建一個應用。這些工程文件是用來建立應用的。工程文件建立好后，就可以進行編譯和鏈接，以生成目標代碼文件。工程中的文

72、件包括 C 源文件、匯編源文件、目標文件、庫、鏈接命令文件和包含文件。利用一個工程，CCS 可以創(chuàng)建一個全構造或一個增加的構造，并且可以編譯單個的文件。同時，它還可以通過掃描文件創(chuàng)建一個整個工程中的包含文件相關的結構。CCS 的創(chuàng)建工具可以是傳統(tǒng)的文件生成的一個可選擇的方案。如果用戶想繼續(xù)使用傳統(tǒng)的文件來構造自己的工程，CCS 同樣可以勝任。 </p><p>　　CCS 有兩種工作模式，即軟件仿真器和硬件在線編

73、程。前者可以脫離 DSP芯片，在 PC 機上模擬 DSP的指令集與工作機制，主要用于前期算法實現和調試。后者可以進行實時在線編程和調試應用程序。</p><p>　　3.3.2 系統(tǒng)軟件設計流程</p><p>　　嵌入式網絡視頻監(jiān)控系統(tǒng)集系統(tǒng)采集、音頻采集、視音頻壓縮處理和以太網通信功能與一體，同時還具有報警信號輸入、攝像機控制、圖像質量調節(jié)等功能，整個系統(tǒng)要求體積小，功耗低，可靠性高，

74、還應具有較強的擴展性。圖3.13為嵌入式網絡視頻監(jiān)控系統(tǒng)的功能模塊示意圖。</p><p>　　圖3.13 嵌入式網絡視頻監(jiān)控系統(tǒng)的功能模塊示意圖</p><p>　　由圖3.13可見，系統(tǒng)的主要功能模塊是視頻音頻的采集模塊，壓縮處理模塊和以太網通信模塊這幾大部分組分，涉及到視音頻采集、視頻和音頻壓縮算法和以太網通信等關鍵技術。嵌入式網絡視頻監(jiān)控系統(tǒng)以嵌入式系統(tǒng)技術為核心，在監(jiān)控現場采集的

75、視頻監(jiān)控信息和音頻信息通過監(jiān)控系統(tǒng)，進行壓縮處理和網絡轉換處理，再將信息傳換成基于TCP/IP協(xié)議的網絡數據包后，通過系統(tǒng)的以太網接口發(fā)送到Internet網絡上。用戶可以在任意時間、任意地點通過網絡訪問監(jiān)控系統(tǒng)，進行實時監(jiān)控，接收報警信號，同時還可以對攝像機進行控制操作，對圖像的質量進行調節(jié)。</p><p><b>　　總結與致謝</b></p><p>　　本次

76、設計的系統(tǒng)是基于DSP的網絡安全視頻監(jiān)視系統(tǒng)的設計。對于這個系統(tǒng)來說，增加了很多家庭和公共場合的安全性是勿容置疑的，在經濟高速發(fā)展，信息話社會的今天這個東西，這對于當今的社會是必須的。但是，在這里又不可避免的涉及到一個關于隱私的問題，系統(tǒng)在監(jiān)控某些地方的時候是同步傳送視頻及音頻信號的。</p><p>　　通過本次課程設計，使我對DSP的書本上的很多知識得到了的掌握和理解，鞏固了我在《DSP原理及應用》課程中所學

77、的基本理論知識和實驗技能，使我對《DSP原理及應用》課程有了更深入的了解，特別是對于TMS320D642這個芯片的認識，有了更進一步的提高，同時，也進一步激發(fā)了我對所學專業(yè)學習的興趣，提高了我的實際操作能力。</p><p>　　在此深深的感謝我們的指導老師魏莉老師和本課的任課老師高煥兵老師給予了我熱心的幫助和大力的支持，給我提了諸多的寶貴意見，拓寬了我的思路。在此我向老師致以崇高的敬意和衷心的感謝！</p

78、><p>　　在我的學習過程中，也還有其他的老師和同學也給了我耐心的指導和幫助，我在此對各位老師表示誠摯的感謝！</p><p><b>　　參考文獻</b></p><p>　　[1] 汪安民.DSP嵌入式系統(tǒng)開發(fā)典型案例[M].北京:人民郵電出版社,2007.</p><p>　　[2] 張衛(wèi)寧.TMS320C2000系

79、列DSPs原理與應用[M].北京:國防工業(yè)出版社,2004.</p><p>　　[3] Mark I.Montrose著.劉元安等譯.電磁兼容和印刷電路板-理論、設計和布線[M]. 北京:人民郵電出版社[M],2002.</p><p>　　[4]關華等.Techniques and Applications of DSP Chips，濟南:濟南出版社,2006.</p>

80、<p>　　[5] 李方慧,王飛,何佩琨．TMS320C6000系列DSPs原理與應用[M]．北京:電子工業(yè)出版社．</p><p>　　[6]李哲英.DSP基礎理論與應用技術[M]．北京:北京航空航天大學出版社.</p><p>　　[7]關華. DSP原理與應用實驗指導書. 山東建筑大學.</p><p>　　[8]關華.Digital Speech