2023年全國碩士研究生考試考研英語一試題真題（含答案詳解+作文范文）_第1頁
已閱讀1頁，還剩5頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、<p>　　基于CPLD的64位乘法運算器的設計-職業(yè)技術教育論文</p><p>　　基于CPLD的64位乘法運算器的設計 辜　藝　鄒光毅　朱　偉 （江漢大學數(shù)學與計算機科學學院，湖南 武漢 430056） 【摘　要】提出了一種由64位加法器構成的以時序邏輯方式設計的64位寬位乘法器，此乘法器比純組合邏輯構成的乘法占用硬件資源少，結構簡單，基于VHDL語音模塊化的設計，有利于器件的

2、升級與位數(shù)擴充具有一定的實用價值。 關鍵詞CPLD；乘法器；運算器件 作者簡介：辜藝（1961—），男，工作于江漢大學數(shù)學與計算機科學學院。 鄒光毅（1956—），男，工作于江漢大學數(shù)學與計算機科學學院。 朱偉（1959—），男，工作于江漢大學數(shù)學與計算機科學學院。 0　引言 純組合邏輯構成的乘法器雖然工作速度比較快，但占用硬件資源多，難以實現(xiàn)寬位乘法器，而基于CPLD器件外接ROM九九表的乘法器

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論