探索計量儀表的抗干擾設計

1、<p>　　探索計量儀表的抗干擾設計</p><p>　　摘要：計量儀表廣泛適用于公司溫度、能源、稱重及壓力計量。在生產作業(yè)現場, 干擾源往往較多，影響到這些儀表的計量準確，所以如何消除這些干擾源，便成為計量技術的嶄新課題。 </p><p>　　關鍵詞： 計量儀表抗干擾 設計 </p><p>　　中圖分類號：TB932 文獻標識碼：A 文章編號： &l

2、t;/p><p><b>　　前言 </b></p><p>　　計量儀表的可靠性由多種原因決定，但提高抗干擾的性能是最有效的方式。要提高計量儀表的抗干擾性能必須從電源系統的抗干擾、過程通道的抗干擾、軟件系統的抗干擾措施等諸多方面來考慮，將干擾降低至最低程度，以提高智能儀表的整機性能。 </p><p>　　一、常見干擾源及對系統的干擾 </

3、p><p>　　通常來說干擾儀表測控系統的干擾源主要有電力網絡和電氣設備的暫態(tài)過程、雷電等引起空間的輻射干擾和系統電源線、信號引線、接地等引起的系統外引線干擾。這些干擾總體上分為兩大類：外部干擾和內部干擾，詳細分析無外乎由于輻射、溫度、濕度、振動、傳輸、感應、電源、接地幾個方面。下面對常見的幾種干擾機制進行分析： </p><p>　　來自空間的輻射干擾對測控系統影響主要通過兩條路徑：一是直接

4、對計算機內部輻射，由電路感應產生干擾；二是對計算機外圍設備及通訊網絡的輻射，由外圍設備和通信線路的感應引入干擾。 </p><p>　　來自傳輸的干擾主要有兩種途徑：一是通過傳感器供電電源或公用信號儀表的供電電源即配電器串入的電網干擾；二是信號線受空間電磁輻射感應的干擾，嚴重時會引起元件損壞，邏輯出錯和大的系統故障。來自接地系統的干擾主要是接地系統混亂：測控系統的屏蔽接地線及機殼接地線、信號接地線、功率地線、交流

5、電源地線等引起的噪聲耦合干擾。 </p><p>　　二、計量儀表的抗干擾設計 </p><p>　　根據干擾形成的三要素(干擾源、敏感器件和傳播路徑) ,在儀表設計中只要針對這三方面采取措施,就可以有效地抑制干擾的影響。 </p><p><b>　　1抑制干擾源 </b></p><p>　　抗干擾設計中優(yōu)先考慮和最

6、重要的原則是抑制干擾源,也就是盡可能地減小干擾源的du/ dt 及di/ dt ,這樣做往往會起到事半功倍的效果。du/ dt 的減小主要是通過在干擾源兩端并聯電容來實現; di/ dt 的減小則是在干擾源回路串聯電感或電阻及增加續(xù)流二極管來實現。對常見的感性負載(如繼電器、電機等) 通常是在其兩端并接火花抑制電路,減小電火花的影響;可控硅的兩端并接RC 抑制電路,也可明顯減低可控硅產生的噪聲;儀表電路設計時在每個IC 集成塊的電源輸入

7、端并接一個高頻濾波電容,可減小IC 對電源的影響。供電電源也是計量儀表中危害最嚴重的干擾來源。電源干擾根據輸出電壓變化持續(xù)時間長短可分為過壓、欠壓,浪涌、下陷,尖峰電壓,射頻干擾四種。過壓、欠壓的危害是顯而易見的,但只要采取適當的穩(wěn)壓措施一般不難解決;浪涌與下陷是電壓的快變化,由于電源系統中接有反應遲緩的磁飽和或交流穩(wěn)壓器,往往會在這些變化點附近產生振蕩,使得電壓忽高忽低,其解決方法是采用快速響應的交流電源調壓器;尖峰電壓持續(xù)時間極短,

8、但對儀表的危害很大,會造成邏輯功能的混亂,甚至沖壞原程序,解決方法是使用有噪聲抑制能力的交流電源</p><p>　　2清除干擾傳播路徑 </p><p>　　干擾傳播路徑分為傳導干擾和輻射干擾兩類。所謂傳導干擾是指通過導線傳播到敏感器件的干擾。隨著單片機工作頻率的越來越高,儀表過程通道的長線傳輸干擾幾乎是無可避免,為保證長線傳輸的可靠性,可采取光電隔離、雙絞線傳輸和阻抗匹配等抗干擾措施。

9、對于高頻干擾噪聲,可根據它和有用信號的頻帶不同,通過在導線上增加濾波器的方法來切斷高頻干擾噪聲的傳播。輻射干擾是指通過空間輻射傳播到敏感器件的干擾。通常的解決方法是增加干擾源與敏感器件的距離、用地線把它們隔離、在敏感器件上加屏蔽罩等。在設計中,我們常用如下措施來切斷干擾傳播路徑。 </p><p>　　(1) 去耦設計:合理的去耦設計能提高儀表的抗干擾能力,濾除因峰值電流跳變而產生的干擾。去耦電容(011μF)

10、直接接在器件的電源和地之間。當單片機工作在擴展模式時,總線操作產生的瞬態(tài)電流比較大,還應加上1μF 的鉭電容與011μF 的陶瓷電容并聯,同時在電源處加一個10μF 的去耦電容。去耦網絡應盡量接近器件的電源引腳,表面封裝電容具有較小電感,可將其安裝在PCB 的焊接面,這樣與器件/ 地之間的距離最短,可發(fā)揮最好的去耦效果。 </p><p>　　(2) 印刷電路板的抗干擾設計:對印刷電路板的設計應妥善地考慮每一元器

11、件的位置和布線、合理分區(qū),把強、弱信號及數字、模擬信號分塊布局,以獲得最好的抗干擾效果。設計的一般原則是:把相互有關的元器件盡量靠在一起,敏感部件要離開可能成為干擾的元器件盡量遠些;定時/ 計數器易受電磁干擾影響,要盡量遠離該電路板上的振蕩器;易產生電磁干擾的元器件、大電流電路應盡量遠離系統的邏輯電路(最好是另做電路板) ;四層板比雙面板的噪聲低20dB ,六層板比四層板噪聲低10dB ,因此經濟允許時盡量用多層板;因為IC 插座有較大

12、的分布電容,盡量不要使用IC 插座,應把IC 直接焊在印刷板上。 </p><p>　　(3) 接地技術:合理接地是系統抑制干擾的重要方法,接地的一般原則是:盡可能使接地電路各自形成回路,減少電路與地線之間的電流耦合;恰當布置地線使電流局限在盡可能小的范圍;根據地線電流的大小和信號頻率的高低,選擇相應形狀地線和接地方式。一般在低頻電路(小于1MHz) 中,其布線和元器件間的電感影響較小,因此常采用一點接地。當信號

13、頻率大于10MHz 時,必須采用多點接地。高速模擬信號容易受數字噪聲的影響,設計時應將模擬電路與數字電路盡量分開,分別提供電源和地線,這樣在數字地上產生的壓降不會影響到模擬輸入信號。 </p><p>　　3減小敏感器件的干擾拾取 </p><p>　　從敏感器件的角度出發(fā),提高敏感器件的抗干擾性能就是要盡量減少對干擾噪聲的拾取量,以及能從不正常狀態(tài)(受干擾噪聲影響所致) 盡快恢復到正常狀

14、態(tài)的方法。我們常用下面的方法來提高敏感器件的抗干擾性能。 </p><p>　　(1) 多層PCB 的使用,有助于縮小信號電流的回路面積,但對于大多數低價格的計量儀表是不現實的。對于單面或雙面PCB ,主要采取加大電源線和地線的走線面積及盡量減少回路環(huán)的面積,以減低感應噪聲的可能性。 </p><p>　　在智能儀表系統中最敏感的是時鐘信號,為避免時鐘信號被干擾,可采取以下措施:晶振與微處

15、理器的連線要盡可能短而粗;時鐘線要遠離I/ O 線,確實沒法遠離時,時鐘線與I/ O 線垂直比平行干擾要小得多。 </p><p>　　(3) 在滿足系統要求的前提下,盡量降低單片機的晶振頻率。晶振外殼要接地,在晶振下面要加大接地面積,盡量避免走其它信號線。 </p><p>　　(4) 閑置不用的門電路輸入端不要懸空; IC 的閑置端在不改變系統邏輯的情況下接地或接電源,例如閑置不用的運

16、放正輸入端接地、負輸入端接輸出;CMOS芯片的輸入阻抗高,易受感應,對其不用端要接地或接正電源;單片機不用的I/ O 口可定義成輸出,單片機閑置的電源、接地端不能懸空。 </p><p>　　(5) 市場出售的元件,很多是可用但性能不佳,這些元件極易受干擾,只能在實驗室環(huán)境下工作。因此在選擇元件時, 特別是單片機、晶振、RAM、EPROM時,應選購抗干擾性能好的產品。 </p><p>&

17、lt;b>　　結束語 </b></p><p>　　計量儀表的開發(fā)過程中，常常會碰到一個很棘手的問題：即在實驗室環(huán)境下樣機工作正常，但批量生產并安裝到現場后，儀表卻工作不正常。究其原因，主要是產品開發(fā)時只注重儀表的功能設計，沒有系統的方法和手段針對儀表的抗干擾問題進行同步開發(fā)。隨著計量儀表在測控領域的廣泛應用，儀表可靠性的矛盾日益突出，加強儀表的抗干擾能力顯得越來越重要。 </p>

18、<p><b>　　參考文獻 </b></p><p>　　[1] 何麗華,劉強.談智能化儀器儀表的抗干擾[J]. 工業(yè)儀表與自動化裝置. 1999(04) </p><p>　　[2] 李飛,王保良,黃志堯.對電磁流量計中干擾問題的討論[J]. 儀器儀表學報. 2005(S2) </p><p>　　[3] 張平,謝翔.隔離端子的