多核處理器-蘭州理工大學(xué)研究生院蘭州理工大學(xué)研

1、多核處理器,蘭州理工大學(xué) 包仲賢,什么是多核處理器？,多核處理器是指在一枚處理器芯片上集成兩個或多個完整的計算引擎(內(nèi)核)。換句話說，將多個物理處理器核心整合入一個芯片中。雙核處理器 =一個處理器上包含2個內(nèi)核多核處理器 = 一個處理器上包含2個或多個內(nèi)核,微處理器技術(shù)發(fā)展的主要歷史回顧,90年代——增大指令的并行發(fā)射能力指令級并行性自身存在很大限制，超標(biāo)量技術(shù)已經(jīng)到了盡頭；VLIW（超長指令字）存在二進(jìn)制代碼不

2、兼容，對編譯要求高的缺點；,90年代末期——提高主頻流水線不斷細(xì)化，指令間相關(guān)性導(dǎo)致系統(tǒng)復(fù)雜性大大提高；Memory Wall，存儲器性能滯后，嚴(yán)重影響整體性能；功耗問題嚴(yán)重；,,一直以來，處理器芯片廠商都通過不斷提高主頻來提高處理器的性能。但隨著芯片制程工藝的不斷進(jìn)步，從體系結(jié)構(gòu)來看，傳統(tǒng)處理器體系結(jié)構(gòu)技術(shù)面臨瓶頸，晶體管的集成度已超過上億個，很難單純通過提高主頻來提升性能，而且主頻的提高同時帶來功耗的提高，也是直接促使單核轉(zhuǎn)向

3、多核的深層次原因；從應(yīng)用需求來看，日益復(fù)雜的多媒體、科學(xué)計算、虛擬化等多個應(yīng)用領(lǐng)域都呼喚更為強大的計算能力。在這樣的背景下，各主流處理器廠商將產(chǎn)品戰(zhàn)略從提高芯片的時鐘頻率轉(zhuǎn)向多線程、多內(nèi)核。,微處理器技術(shù)發(fā)展的主要歷史回顧,本世紀(jì)前5年——多線程只能屏蔽線程的存儲器訪問延遲，增加系統(tǒng)吞吐率（15％左右），并未提高單個單線程的執(zhí)行速度；,當(dāng)前和未來——多核充分利用摩爾定律帶來的芯片面積，放置多個微處理器內(nèi)核；通過開發(fā)程序內(nèi)的線程級或

4、進(jìn)程級并行性提高性能,,多核的由來　如果將處理器的運行頻率比做高速公路的最高限速，前端總線則是這條道路容納的車道數(shù)，在兩者都不能再進(jìn)一步時，還有什么辦法可以解決交通堵塞呢？修建一條同樣的道路顯然就可以解決問題了，這與雙核的工作方式本質(zhì)上是一樣的道理。事實上，在服務(wù)器領(lǐng)域，多路處理器系統(tǒng)已經(jīng)不是新鮮事了；隨著工藝的進(jìn)步，將雙路系統(tǒng)集成到處理器內(nèi)部也是可以實現(xiàn)的。,2024年2月29日星期四,7,多核的出現(xiàn),1985年，英特爾發(fā)布了803

5、86DX，它需要與協(xié)微處理器80387相配合，從而完成需要大量浮點運算的任務(wù)。 80486則將80386和80387以及一個8KB的高速緩存集成在一個芯片內(nèi)。從一定意義上，80486可以稱為多核處理器的原始雛形。,雙核處理器的發(fā)展,高端的RISC處理器中　早在上個世紀(jì)末，HP和IBM就已經(jīng)提出雙核處理器的可行性設(shè)計，并成功推出了擁有雙內(nèi)核的HP PA8800和IBM Power4處理器。 Sun也在2003年10月微處理器論壇中，發(fā)

6、表雙核心UltraSPARCⅣ處理器 x86平臺 　AMD和Intel在2004年公布了各自的雙核計劃，AMD率先在服務(wù)器和工作站領(lǐng)域引入雙核架構(gòu)，而Intel則是率先在臺式機領(lǐng)域引入雙核技術(shù)！,2024年2月29日星期四,9,目前的多核處理器的推出已經(jīng)愈加頻繁，在推出代號為Niagara的8核處理器之后，Sun還計劃在今年年中推出Niagara 2處理器。IBM的Cell處理器，結(jié)合了1個PowerPC核心與8個協(xié)處理器構(gòu)成的Ce

7、ll 微處理器已經(jīng)正式量產(chǎn)，并應(yīng)用于PS3主機、醫(yī)學(xué)影像處理、3D計算機繪圖、影音多媒體等領(lǐng)域。,2024年2月29日星期四,10,IA陣營正式引入多核架構(gòu),而真正意義上讓多核處理器進(jìn)入主流桌面應(yīng)用，是從IA陣營正式引入多核架構(gòu)開始。AMD搶先手推出64位處理器后，英特爾才想起利用“多核”這一武器進(jìn)行“帝國反擊戰(zhàn)”。2005年4月，英特爾倉促推出簡單封裝雙核的奔騰D和奔騰四至尊版840。AMD在之后也發(fā)布了雙核皓龍(Opteron)和

8、速龍(Athlon) 64 X2處理器。。2006年5月，英特爾發(fā)布了其服務(wù)器芯片Xeon系列的新成員—雙核芯片Dempsey。該產(chǎn)品使用了65納米制造工藝，其5030和5080型號的主頻在2.67GHz和3.73GHz之間。緊隨其后的6月份，另一款雙核芯片Woodcrest(Xeon 5100系列)登場。英特爾聲稱與奔騰D系列產(chǎn)品相比，其計算性能提高了80%，能耗降低了20%。,具體雙核處理結(jié)構(gòu)的介紹,AMD和Intel不同的體系結(jié)

9、構(gòu),ＡＭＤ——”雙核” 兩個處理器核心直接連接到同一個內(nèi)核上，核心之間以芯片速度通信 Intel——”雙芯” 采用多個核心共享前端總線的方式，把兩個獨立的內(nèi)核封裝在一起 。,對Intel和AMD雙核處理器技術(shù)分析及比較,AMD的雙核是把兩顆內(nèi)核Core(s)集成在一塊晶片硅上，而Intel的雙核其實是用電路將兩個獨立的Packet(s)縫合在一起。Intel的雙核架構(gòu)會遇到多個內(nèi)核爭用總線資源的瓶頸問題。AMD直連架構(gòu)(

10、也就是通過超傳輸技術(shù)讓CPU內(nèi)核直接跟外部I/O相連，不通過前端總線)和集成內(nèi)存控制器技術(shù)，使得每個內(nèi)核都自己的高速緩存可資遣用，都有自己的專用車道直通I/O，沒有資源爭搶的問題，實現(xiàn)雙核和多核更容易。,,,從上面看起來，Intel的雙核心處理器在技術(shù)規(guī)格上落后于AMD雙核心處理器 在價格上，Intel雙核心處理器的價格遠(yuǎn)遠(yuǎn)低于AMD雙核心處理器的價格，因此極具市場競爭力！,IBM的POWER 5,POWER 5 MCM模塊中包含4枚

11、POWER 5芯片，每個POWER 5都是采用共享二級緩存的雙核處理器，同時擁有內(nèi)存控制器和一條高帶寬的CHIP - TO - CHIP總線。這樣，MCM模塊內(nèi)的四枚POWER 5處理器便可以通過這條總線聯(lián)結(jié)起來，按照同樣的方法可以將多個MCM模塊聯(lián)結(jié)成一套有機系統(tǒng)，結(jié)構(gòu)上相當(dāng)富有彈性，這也是POWER 5可很好勝任超級計算機要求的一大原因。很明顯，AMD的Opteron同IBM的架構(gòu)比較接近兩者都擁有專門的芯片見連接總線和整合內(nèi)存控制

12、器，但差異在與IBM一開始就采用了共享緩存設(shè)計，而AMD則使用獨立緩存，由專門的邏輯單元實現(xiàn)緩存同步。至于Intel公司，至少要等到2008年才會引入類似的架構(gòu)，失去了戰(zhàn)勝對手的最好時機。,2024年2月29日星期四,17,2006年7月23日，英特爾基于酷睿(Core)架構(gòu)的處理器正式發(fā)布。2006年11月，又推出面向服務(wù)器、工作站和高端個人電腦的至強(Xeon)5300和酷睿二四核至尊版系列處理器。與上一代臺式機處理器相比，酷睿二

13、雙核處理器在性能方面提高40%，功耗反而降低40%。作為回應(yīng)，7月24日，AMD也宣布對旗下的雙核Athlon64 X2處理器進(jìn)行大降價。,2024年2月29日星期四,18,由于功耗已成為用戶在性能之外所考慮的首要因素，兩大處理器巨頭都在宣傳多核處理器時，強調(diào)其“節(jié)能”效果。英特爾發(fā)布了功耗僅為50瓦的低電壓版四核至強處理器。而AMD發(fā)布了“Barcelona”四核處理器，據(jù)稱其功耗將不會超過95瓦。 多核技術(shù)在應(yīng)用上的優(yōu)勢有兩個方

14、面：為用戶帶來更強大的計算性能；更重要的，則是可滿足用戶同時進(jìn)行多任務(wù)處理和多任務(wù)計算環(huán)境的要求。,片上多核處理器體系結(jié)構(gòu),CMP (Chip Multi-Processor)將多個計算內(nèi)核集成在一個處理器芯片中，從而提高計算能力同構(gòu)多核Intel，AMD異構(gòu)多核Cell (主處理核+協(xié)處理核),多核處理器關(guān)鍵技術(shù),,核間通信,硬件結(jié)構(gòu)必須支持核間通信CMP處理器各核心執(zhí)行的程序之間需要進(jìn)行數(shù)據(jù)共享和同步高效的通信機制是C

15、MP處理器高性能的重要保障主流片上高效通信機制基于總線共享的cache結(jié)構(gòu)基于片上的互連結(jié)構(gòu),總線共享cache結(jié)構(gòu),每個CPU內(nèi)核擁有共享的二級或三級cache (last level cache)，用于保存比較常用的數(shù)據(jù)，并通過連接核心的總線進(jìn)行通信。優(yōu)點結(jié)構(gòu)簡單通信速度高缺點基于總線的結(jié)構(gòu)可擴展性較差,多級Cache又引發(fā)一致性問題,多級Cache又引發(fā)一致性問題。采用何種Cache一致性模型和機制都將對CMP整體

16、性能產(chǎn)生重要影響。Cache一致性機制主要有總線的偵聽協(xié)議和基于目錄的目錄協(xié)議。目前的CMP系統(tǒng)大多采用基于總線的偵聽協(xié)議。,基于片上互連的結(jié)構(gòu),每個CPU核心具有獨立的處理單元和cache，各個核心通過交叉開關(guān)或片上網(wǎng)絡(luò)等方式連接在一起，各個核心間通過消息通信。優(yōu)點可擴展性好數(shù)據(jù)帶寬有保證缺點硬件結(jié)構(gòu)復(fù)雜軟件改動較大,如何有效地利用多核技術(shù)？,現(xiàn)狀客戶端應(yīng)用程序開發(fā)者多年來一直停留在單線程世界，生產(chǎn)“順序軟件”。多核時

17、代到來后軟件開發(fā)者必須找出新的開發(fā)軟件的方法，選擇程序執(zhí)行模型。,程序執(zhí)行模型,編譯器設(shè)計人員與系統(tǒng)實現(xiàn)人員之間的接口編譯器設(shè)計人員將一種高級語言程序按一種程序執(zhí)行模型轉(zhuǎn)換成一種目標(biāo)機器語言程序系統(tǒng)實現(xiàn)人員該程序執(zhí)行模型在具體目標(biāo)機器上的有效實現(xiàn)程序執(zhí)行模型的適用性決定多核處理器能否以最低的代價提供最高的性能,,總線設(shè)計 操作系統(tǒng)設(shè)計 低功耗設(shè)計 存儲器墻 可靠性及安全性設(shè)計,Intel Core微架構(gòu),,Intel

18、雙核,,Intel Conroe,,Intel Core微架構(gòu),,Intel四核,,Intel四核,,AMD雙核,,AMD四核酷龍,Large shared L3 cache shares data between cores efficiently while helping reduce latency to main memory Dedicated L1 and L2 cache per core helps perform

19、ance of virtualized environments and large databases by reducing cache pollution associated with a shared L2 cache The L1 cache of AMD Opteron processors can handle double the number of loads per cycle as Second-Genera