光控定時(shí)器2

1、1一、一、555555時(shí)基集成電路時(shí)基集成電路555時(shí)基電路是一種應(yīng)用很廣泛的集成電路，它將模擬電路與數(shù)字電路巧妙地結(jié)合在一起，具有可以靈活使用的引出端，并且輸出端具有比較強(qiáng)的帶動(dòng)負(fù)載的能力，555時(shí)基集成電路的電源電壓適應(yīng)范圍較廣，約為3—18V。其最大輸出流為：工作電壓等于15V時(shí)可達(dá)200mA，可直接驅(qū)動(dòng)繼電器、可控硅等常用的控制元器件。常見(jiàn)的555時(shí)基集成電路有NE555、LM555、5G1555等等。還有一種556的集成電路芯

2、片，其內(nèi)部是由兩個(gè)獨(dú)立的555電路封裝在一起，可作為兩塊555電路單獨(dú)使用?！?】【1】、555555時(shí)基集成電路的內(nèi)部電路結(jié)構(gòu)時(shí)基集成電路的內(nèi)部電路結(jié)構(gòu)其內(nèi)部電路結(jié)構(gòu)包括：一個(gè)由三個(gè)等值電阻組成的分壓器、兩個(gè)比較器、一個(gè)基本RS觸發(fā)器、輸出緩沖級(jí)和放電回路。555555時(shí)基集成電路的內(nèi)部方框圖：時(shí)基集成電路的內(nèi)部方框圖：1、電阻分壓器：、電阻分壓器：由3個(gè)等值的電阻R1、R2和R3串聯(lián)后，兩端分別接到VDD和VSS，作用是將VDD分壓

3、成為：U1=VDD和U2=VDD32312、兩個(gè)比較器兩個(gè)比較器N1N1和N2N2：(1)、N1的正相輸入端，作為555電路的TH（閾值端、6腳)。N1的反相輸入端，在電路內(nèi)部接到分壓器的U1，作為555電路的CV（控制端、5腳)。N1的輸出端，接到內(nèi)部的RS觸發(fā)器的R（置“1”）端(2)、N2的正相輸入端，在電路內(nèi)部接到分壓器的U2端。（沒(méi)有引出端）N2的反相輸入端，作為555電路的（觸發(fā)端、2腳)。TRN2的輸出端，接到內(nèi)部的RS觸

4、發(fā)器的S（置“0”）端(3)、兩個(gè)比較器N1和N2的輸入端與輸出端的關(guān)系為：倒相緩沖輸出RSQR2R1R3GDSQ1任任任1任任任2觸發(fā)器放電管12345678VDDVSS任任任任任任任任任任任任N1N2QTHCVTRROUTDISRGDSQ1R1R2R31G41G625648VDD1VSS73(U1)(U2)N1N21G31G21G1任任任2任任任1任任任1G5RS觸發(fā)器RSQRQQDISRTRCVTHOUTTRIG6Q5R4CVol

5、t3THR2DIS1VCC14GND7U1ANE556TRIG8Q9R10CVolt11THR12DIS13U1BNE556....556“雙555時(shí)基集成電路”引出腳示意圖3TR2Q3R4CV5TH6DIS7VCC8GND1U555tt23Uout2VDDtt2123VDDUout1RUinUinUout1VDD由555電路構(gòu)成施密特電路波形圖.觸發(fā)器置1，所以置位端SD也是高電平有效。（3）、用與非門(mén)構(gòu)成的RS觸發(fā)器和用或非門(mén)構(gòu)成的

6、RS觸發(fā)器具有完全相同的邏輯功能，但是它們的觸發(fā)電平不同，前者的觸發(fā)信號(hào)為低電平有效，后者的觸發(fā)信號(hào)為高電平有效?！?】【2】、555555電路的電路的THTH、CVCV、TRTR輸入端、輸入端、DISDIS放電端與放電端與OUTOUT輸出端的關(guān)系：輸出端的關(guān)系：1、當(dāng)TH輸入端電壓大于23VDD時(shí)，比較器N1輸出為1，此時(shí)輸入端電壓也大于TR13VDD，比較器N2輸出為0，因此觸發(fā)器輸出端Q=1，結(jié)果是OUT輸出為0，放電管DIS也因

7、Q的輸出為1而導(dǎo)通。2、當(dāng)TH輸入端電壓小于23VDD時(shí)，比較器N1輸出為0，此時(shí)輸入端電壓大于13TRVDD，比較器N2輸出為0，（因?yàn)槭荖2的反相輸入端），因此Q輸出端為0，放電管TRDIS也因Q的輸出為0而截止。RS觸發(fā)器原來(lái)狀態(tài)不變，（即若原來(lái)狀態(tài)是Q=1。RS觸發(fā)器狀態(tài)也保持不變）。3、當(dāng)TH輸入端電壓小于23VDD時(shí)，比較器N1輸出為0，此時(shí)輸入端電壓小于13TRVDD，比較器N2輸出為1，因此Q輸出端為0，，結(jié)果是OUT輸

8、出為1，放電管DIS也因Q的輸出為0而截止。4、第1腳是接地端、第8腳是電源輸入端、第5腳是CV控制端，如果外接一個(gè)電壓，則可以改變觸發(fā)電壓的閾值，不使用它的時(shí)候，可將其懸空或者經(jīng)一個(gè)0.01u的電容接地。其余引腳的功能可參考《功能表》。555時(shí)基集成電路一般應(yīng)用可歸納為：?jiǎn)畏€(wěn)態(tài)觸發(fā)器、雙穩(wěn)態(tài)觸發(fā)器（多諧振蕩器）和施密特電路。下圖為555電路構(gòu)成施密特電路的原理圖和輸入輸出波形圖：由555555時(shí)基集成電路構(gòu)成的施密特電路。時(shí)基集成電路