三維高密度組裝技術(shù)論文

1、三維高密度組裝技術(shù)桂林電子科技大學(xué)機(jī)電工程學(xué)院微電子制造工程專業(yè)摘要：摘要：三維高密度封裝技術(shù)是一種可實(shí)現(xiàn)電子產(chǎn)品小尺寸、輕重量、低功耗、高性能和低成本的先進(jìn)封裝技術(shù)，該技術(shù)已廣泛用于手機(jī)、數(shù)碼相機(jī)、MP4及其他的便攜式無(wú)線產(chǎn)品是微電子學(xué)領(lǐng)域的一項(xiàng)重大變革技術(shù)，對(duì)現(xiàn)代化的計(jì)算機(jī)、自動(dòng)化、通訊業(yè)等領(lǐng)域?qū)a(chǎn)生重大影響。文中對(duì)三維高密度組裝技術(shù)進(jìn)行了簡(jiǎn)要介紹，并對(duì)三維高密度組裝技術(shù)所面臨的一些問(wèn)題和應(yīng)用前景進(jìn)行了分析。關(guān)鍵詞：關(guān)鍵詞：三維組裝

2、技術(shù)、3DMCM、高密度封裝、芯片堆疊3D3DStackingStackingPackagingPackagingFFHighHighDensityDensityPackagingPackagingGuilinUniversityofElectronicTechnologyAbstract:Abstract:The3D(threedimension)stackedpackagetechnologyisdevelopingtrendoft

3、heintegratedcircuitadvancedhighdensitypackagingwhichcaneasilymeetthedevelopingofsmallerfootprintlowerprofilemultifunctionlowerpowerconsumptionlowercostfthecellphonesconsumerproductslikedigitalcamerasMP4PDAotherwirelessde

4、vicesitismicroelectronicsfieldonebigchangetechnologythemoderncomputerautomationcommunicationsetcwillhaveasignificantimpact.Somecrelativeconceptsofthe3Dstackedpackagehavebeenproposedinthispaper.Inadditionthepotentialappli

5、cationsthatmaytakeadvantageof3Dstackedpackagetechnologyarediscussed.Keywds:Keywds:3DstackedpackageHighdensitypackageChipstacking1.1.前言前言80年代被譽(yù)為“電子組裝技術(shù)革命”的表面安裝技術(shù)(SMT)改變了電子產(chǎn)品的組裝方式。SMT已經(jīng)成為一種日益流行的印制電路板元件貼裝技術(shù)，其具有接觸面積大、組裝密度高、體

6、積小、重量輕、可靠性高等優(yōu)點(diǎn)，既吸收了混合IC的先進(jìn)微組裝工藝，又以價(jià)格便宜的PCB代替了常規(guī)混合IC的多層陶瓷基板，許多混合IC市場(chǎng)己被SMT占領(lǐng)。隨著IC的飛速發(fā)展，I／O數(shù)急劇增加，要求封裝的引腳數(shù)相應(yīng)增多，出現(xiàn)了“高密度封裝”，90年代，在高密度、單芯片封裝的基礎(chǔ)上，將高集成度、高性能、高可靠性的通用集成電路芯片和專用集成電路芯片ASIC在高密度多層互連基板上用表面安裝技術(shù)(SMT)組裝成為多種多樣的電子組件、子系統(tǒng)或系統(tǒng)，由此

7、而產(chǎn)生了多芯片組件(MCM)。隨著手機(jī)、PDA、數(shù)碼相機(jī)、MP4等移動(dòng)消費(fèi)型電子產(chǎn)品對(duì)于功能集成、大存儲(chǔ)空間、高可靠性及小型化等封裝的要求程度越來(lái)越高，及宇航、衛(wèi)星、計(jì)算機(jī)及通信等軍事和民用領(lǐng)域?qū)μ岣呓M裝密度、減輕重量、減小體積、高性能和高可靠性等方面的迫切需求加之3DMCM在滿足上述要求方面具有的獨(dú)特優(yōu)點(diǎn)因此在MCM（多芯片組件）X、Y平面內(nèi)的二維封裝的基礎(chǔ)上，沿Z方向堆疊的更高密度的三維封裝技術(shù)近年來(lái)得到了迅速發(fā)展。量有源器件的硅作

8、基板，在上面再多層布線，頂層再貼裝SMC／SMD或貼裝多個(gè)LSI，形成有源基板型立體3DMCM，從而達(dá)到WSI所能實(shí)現(xiàn)的功能。疊層型三維封裝是將LSI、VLSI、2DMCM，甚至WSI或者已封裝的器件，無(wú)間隙的層層疊裝互連而成。疊層型3D封裝是應(yīng)用最為廣泛的一種，其基本結(jié)構(gòu)是將多個(gè)裸芯片或封裝堆疊起來(lái)，中間可以有夾層或沒(méi)有夾層，夾層可以是多層的PCB板（包含或不包含無(wú)源元件），各層互連可以是線焊（wirebond）、倒裝焊(FCbond

9、)，還可以是過(guò)通孔進(jìn)行直接互連(TSV)。3D疊層型封裝是近年來(lái)發(fā)展迅速的集成封裝技術(shù)，這使疊層型3D封裝的結(jié)構(gòu)呈現(xiàn)出五彩繽紛的局面。3.13.1層疊式芯片尺寸封裝（層疊式芯片尺寸封裝（StackedStackedCSPCSP）日本夏普公司為適應(yīng)新一代便攜網(wǎng)絡(luò)產(chǎn)品需求，開(kāi)發(fā)出層疊式芯片尺寸封裝(StackedCSP)新技術(shù)，并于1999年8月開(kāi)始用于大批量生產(chǎn)高密度LSI新產(chǎn)品。據(jù)夏普公司稱，StackedCSP技術(shù)不僅使不同半導(dǎo)體工藝

10、的存儲(chǔ)器芯片和邏輯LSI芯片實(shí)現(xiàn)組合，而且也能與GaAs等化合物半導(dǎo)體芯片實(shí)現(xiàn)立體組合。夏普公司開(kāi)發(fā)的StackedCSP結(jié)構(gòu)，采用聚酚胺柔性基板上單面布線，在其上安裝面積最大的芯片作為第1層，通過(guò)隔層(絕緣層)再在卜面安裝稍小的第2層芯片，然后，分別進(jìn)行第1層芯片和第2層引線(金系)壓焊，實(shí)現(xiàn)互聯(lián)每個(gè)芯片通過(guò)研磨，以便控制封裝高度不超過(guò)1.4mm(max)(詳見(jiàn)圖1)。層疊芯片時(shí)必須按梯田式堆疊，便于用金絲壓焊。夏普公司已經(jīng)開(kāi)始大批量

11、生產(chǎn)這種三維組裝產(chǎn)品。三芯片StackedCSP的出現(xiàn)，不僅意味集成電路小型、輕便、縮短互聯(lián)距離和提高電性能，更重要的是對(duì)現(xiàn)在的SystemLSI技術(shù)的重要補(bǔ)充。3.23.2層疊式多芯片封裝層疊式多芯片封裝(Stacked(StackedMCP)MCP)富士通、東芝和日本NEC公司應(yīng)用的是層疊式多芯片封裝(StackedMCP)技術(shù)。富士通公司己于1998年把EBGA型和TSQP型的StackedMCP產(chǎn)品投放市場(chǎng)。該公司在2000年開(kāi)

12、始開(kāi)發(fā)FBGA和CSOP型的三芯片StackedMCP向正式的系統(tǒng)級(jí)封裝(SysteminPackage)目標(biāo)邁出了第一步(參fIQl圖2)oStackedMCP能進(jìn)行組裝的芯片種類，同樣也是多種多樣的，例如，它不僅能對(duì)快閃存儲(chǔ)器和SIZAM等存儲(chǔ)器芯片進(jìn)行組裝，而且對(duì)于邏輯IC等也能實(shí)現(xiàn)立體組裝。富士通開(kāi)始發(fā)展這種StackedMCP技術(shù)，其目標(biāo)是實(shí)現(xiàn)系統(tǒng)集成。3.2.13.2.1StackedStackedMCPMCP技術(shù)的優(yōu)勢(shì)技術(shù)