同步復(fù)位與異步復(fù)位-異步復(fù)位和同步復(fù)位區(qū)別-異步復(fù)位同步釋放

1、同步復(fù)位與異步復(fù)位同步復(fù)位與異步復(fù)位異步復(fù)位和同步復(fù)位區(qū)別異步復(fù)位和同步復(fù)位區(qū)別異步復(fù)位同步異步復(fù)位同步釋放釋放學(xué)習(xí)筆記2009010511:23:06閱讀107評(píng)論0字號(hào)：大中小訂閱一、同步復(fù)位與異步復(fù)位特點(diǎn)：同步復(fù)位就是指復(fù)位信號(hào)只有在時(shí)鐘上升沿到來時(shí)，才能有效。否則，無法完成對(duì)系統(tǒng)的復(fù)位工作。異步復(fù)位是指無論時(shí)鐘沿是否到來，只要復(fù)位信號(hào)有效，就對(duì)系統(tǒng)進(jìn)行復(fù)位。二、異步復(fù)位和同步復(fù)位的優(yōu)缺點(diǎn)：1、同步復(fù)位的優(yōu)點(diǎn)大概有3條：a、有利于

2、仿真器的仿真。b、可以使所設(shè)計(jì)的系統(tǒng)成為100%的同步時(shí)序電路，這便大大有利于時(shí)序分析，而且綜合出來的fmax一般較高。c、因?yàn)樗挥性跁r(shí)鐘有效電平到來時(shí)才有效，所以可以濾除高于時(shí)鐘頻率的毛刺。同步復(fù)位的缺點(diǎn)：a、復(fù)位信號(hào)的有效時(shí)長必須大于時(shí)鐘周期，才能真正被系統(tǒng)識(shí)別并完成復(fù)位任務(wù)。同時(shí)還要考慮，諸如：組合邏輯路徑延時(shí)復(fù)位延時(shí)等因素。b、由于大多數(shù)的邏輯器件的目標(biāo)庫內(nèi)的DFF都只有異步復(fù)位端口，所以，倘若采用同步復(fù)位的話，綜合器就會(huì)在寄

3、存器的數(shù)據(jù)輸入端口插入組合邏輯，這樣就會(huì)耗費(fèi)較多的邏輯資源。2、異步復(fù)位的優(yōu)點(diǎn)也有三條：a、大多數(shù)目標(biāo)器件庫的dff都有異步復(fù)位端口，因此采用異步復(fù)位可以節(jié)省資源。所謂異步復(fù)位同步釋放，也就是在Reset信號(hào)為低時(shí)，馬上復(fù)位所有信號(hào)，而Reset信號(hào)由低到高釋放時(shí)，為了防止出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象，而將Reset信號(hào)用D觸發(fā)器向后延一周期，這樣達(dá)到兩全齊美的結(jié)果。亞穩(wěn)態(tài)的簡單解決辦法只要系統(tǒng)中有異步元件，亞穩(wěn)態(tài)就是無法避免的，因此設(shè)計(jì)的電路首先要

4、減少亞穩(wěn)態(tài)導(dǎo)致錯(cuò)誤的發(fā)生，其次要使系統(tǒng)對(duì)產(chǎn)生的錯(cuò)誤不敏感。前者要靠同步來實(shí)現(xiàn)，而后者根據(jù)不同的設(shè)計(jì)應(yīng)用有不同的處理辦法。用同步來減少亞穩(wěn)態(tài)發(fā)生機(jī)會(huì)的典型電路如圖1所示。圖1兩級(jí)同步化電路在圖1中，左邊為異步輸入端，經(jīng)過兩級(jí)觸發(fā)器同步，在右邊的輸出將是同步的，而且該輸出基本不存在亞穩(wěn)態(tài)。其原理是即使第一個(gè)觸發(fā)器的輸出端存在亞穩(wěn)態(tài)，經(jīng)過一個(gè)CLK周期后，第二個(gè)觸發(fā)器D端的電平仍未穩(wěn)定的概率非常小，因此第二個(gè)觸發(fā)器Q端基本不會(huì)產(chǎn)生亞穩(wěn)態(tài)。注意

5、，這里說的是“基本”，也就是無法“根除”，那么如果第二個(gè)觸發(fā)器Q出現(xiàn)了亞穩(wěn)態(tài)會(huì)有什么后果呢？后果的嚴(yán)重程度是由你的設(shè)計(jì)決定的，如果系統(tǒng)對(duì)產(chǎn)生的錯(cuò)誤不敏感，那么系統(tǒng)可能正常工作，或者經(jīng)過短暫的異常之后可以恢復(fù)正常工作，例如設(shè)計(jì)異步FIFO時(shí)使用格雷碼計(jì)數(shù)器當(dāng)讀寫地址的指針就是處于這方面的考慮。如果設(shè)計(jì)上沒有考慮如何降低系統(tǒng)對(duì)亞穩(wěn)態(tài)的敏感程度，那么一旦出現(xiàn)亞穩(wěn)態(tài)，系統(tǒng)可能就崩潰了。Curesfmetastability（摘自johnson所