微機(jī)原理與接口技術(shù)習(xí)題答案5章

1、－0－第5章總線及其形成總線及其形成1.微處理器的外部結(jié)構(gòu)表現(xiàn)為數(shù)量有限的輸入輸出引腳，它們構(gòu)成了微處理器級(jí)總線。2.微處理器級(jí)總線經(jīng)過形成電路之后形成了系統(tǒng)級(jí)總線。3.簡(jiǎn)述總線的定義及在計(jì)算機(jī)系統(tǒng)中采用標(biāo)準(zhǔn)化總線的優(yōu)點(diǎn)。答：總線是計(jì)算機(jī)系統(tǒng)中模塊（或子系統(tǒng)）之間傳輸數(shù)據(jù)、地址和控制信號(hào)的公共通道，它是一組公用導(dǎo)線，是計(jì)算機(jī)系統(tǒng)的重要組成部分。采用標(biāo)準(zhǔn)化總線的優(yōu)點(diǎn)是：1)簡(jiǎn)化軟、硬件設(shè)計(jì)。2)簡(jiǎn)化系統(tǒng)結(jié)構(gòu)。3)易于系統(tǒng)擴(kuò)展。4)便于系統(tǒng)

2、更新。5)便于調(diào)試和維修。4.在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按功能層次可以把總線分成哪幾類。答：在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按功能層次可以把總線分成：片內(nèi)總線、元件級(jí)總線、系統(tǒng)總線和通信總線。5.簡(jiǎn)述RESET信號(hào)的有效形式和系統(tǒng)復(fù)位后的啟動(dòng)地址。答：RESET為系統(tǒng)復(fù)位信號(hào)，高電平有效，其有效信號(hào)至少要保持四個(gè)時(shí)鐘周期，且復(fù)位信號(hào)上升沿要與CLK下降沿同步。系統(tǒng)復(fù)位后的啟動(dòng)地址為0FFFF0H。即：（CS）=0FFFFH，（IP）=0000H。

3、6.8086CPU的信號(hào)在訪問存儲(chǔ)器時(shí)為高電平，訪問IO端口時(shí)為低電平。IOM7.在8086系統(tǒng)總線結(jié)構(gòu)中，為什么要有地址鎖存器？答：8086CPU有20條地址線和16條數(shù)據(jù)線，為了減少引腳，采用了分時(shí)復(fù)用，共占了20條引腳。這20條引腳在總線周期的T1狀態(tài)輸出地址。為了使地址信息在總線周期的其他T狀態(tài)仍保持有效，總線控制邏輯必須有一個(gè)地址鎖存器，把T1狀態(tài)輸出的20位地址信息進(jìn)行鎖存。8.根據(jù)傳送信息的種類不同，系統(tǒng)總線分為數(shù)據(jù)總線、

4、地址總線和控制總線。9.三態(tài)邏輯電路輸出信號(hào)的三個(gè)狀態(tài)是高電平、低電平和高阻態(tài)。10.在8086的基本讀總線周期中，在狀態(tài)開始輸出有效的ALE信號(hào)；在狀態(tài)開始輸1T2T－2－H.上述C，D和E三項(xiàng)。13.微機(jī)中讀寫控制信號(hào)的作用是E。A決定數(shù)據(jù)總線上數(shù)據(jù)流的方向；B控制存儲(chǔ)器操作讀寫的類型；C控制流入、流出存儲(chǔ)器信息的方向；D控制流入、流出IO端口信息的方向；E以上所有。14.8086CPU工作在最大方式，引腳應(yīng)接__地__。MXMN1

5、5.RESET信號(hào)在至少保持4個(gè)時(shí)鐘周期的高電平時(shí)才有效，該信號(hào)結(jié)束后，CPU內(nèi)部的CS為0FFFFH，IP為0000H，程序從0FFFF0H地址開始執(zhí)行。16.在構(gòu)成8086最小系統(tǒng)總線時(shí)，地址鎖存器74LS373的選通信號(hào)G應(yīng)接CPU的ALE信號(hào)，輸出允許端應(yīng)接地；數(shù)據(jù)收發(fā)器74LS245的方向控制端DIR應(yīng)接OE信號(hào)，輸出允許端應(yīng)接信號(hào)。RDIEDEN17.8086CPU在讀寫一個(gè)字節(jié)時(shí)，只需要使用16條數(shù)據(jù)線中的8條，在一個(gè)總線

6、周期內(nèi)完成；在讀寫一個(gè)字時(shí)，自然要用到16條數(shù)據(jù)線，當(dāng)字的存儲(chǔ)對(duì)準(zhǔn)時(shí)，可在一個(gè)總線周期內(nèi)完成；當(dāng)字的存儲(chǔ)為未對(duì)準(zhǔn)時(shí)，則要在兩個(gè)總線周期內(nèi)完成。18.CPU在狀態(tài)開始檢查READY信號(hào)，__高_(dá)電平時(shí)有效，說明存儲(chǔ)器或IO端口3T準(zhǔn)備就緒，下一個(gè)時(shí)鐘周期可進(jìn)行數(shù)據(jù)的讀寫；否則，CPU可自動(dòng)插入一個(gè)或幾個(gè)等待周期（TW），以延長(zhǎng)總線周期，從而保證快速的CPU與慢速的存儲(chǔ)器或IO端口之間協(xié)調(diào)地進(jìn)行數(shù)據(jù)傳送。19.8086最大系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)