vhdl程序設計教程

1、第1章VHDL語言基礎1.1概述硬件描述語言（hardwaredeionlanguage，HDL）是電子系統(tǒng)硬件行為描述、結構描述、數據流描述的語言。目前，利用硬件描述語言可以進行數字電子系統(tǒng)的設計。隨著研究的深入，利用硬件描述語言進行模擬電子系統(tǒng)設計或混合電子系統(tǒng)設計也正在探索中。國外硬件描述語言種類很多，有的從Pal發(fā)展而來，也有一些從C語言發(fā)展而來。有些HDL成為IEEE標準，但大部分是企業(yè)標準。VHDL來源于美國軍方，其他的硬件

2、描述語言則多來源于民間公司。可謂百家爭鳴，百花齊放。這些不同的語言傳播到國內，同樣也引起了不同的影響。在我國比較有影響的有兩種硬件描述語言：VHDL語言和VerilogHDL語言。這兩種語言已成為IEEE標準語言。電子設計自動化（electronicdesignautomation，EDA）技術的理論基礎、設計工具、設計器件應是這樣的關系：設計師用硬件描述語言HDL描繪出硬件的結構或硬件的行為，再用設計工具將這些描述綜合映射成與半導體工

3、藝有關的硬件配置文件，半導體器件FPGA則是這些硬件配置文件的載體。當這些FPGA器件加載、配置上不同的文件時，這個器件便具有了相應的功能。在這一系列的設計、綜合、仿真、驗證、配置的過程中，現(xiàn)代電子設計理論和現(xiàn)代電子設計方法貫穿于其中。以HDL語言表達設計意圖，以FPGA作為硬件實現(xiàn)載體，以計算機為設計開發(fā)工具，以EDA軟件為開發(fā)環(huán)境的現(xiàn)代電子設計方法日趨成熟。在這里，筆者認為，要振興我國電子產業(yè)，需要各相關專業(yè)的人士共同努力。HDL語

4、言的語法語義學研究與半導體工藝相關聯(lián)的編譯映射關系的研究，深亞微米半導體工藝與EDA設計工具的仿真、驗證及方法的研究，這需要半導體專家和操作系統(tǒng)專家共同努力，以便能開發(fā)出更加先進的EDA工具軟件。軟件、硬件協(xié)同開發(fā)縮短了電子設計周期，加速了電子產品更新?lián)Q代的步伐。毫不夸張地說，EDA工程是電子產業(yè)的心臟起搏器，是電子產業(yè)飛速發(fā)展的原動力。本書從應用的角度向國內廣大讀者介紹VHDL編程技術，讓大家掌握HDL編程，了解FPGA結構，學會使用

5、EDA工具，為集成電路前端設計打下基礎。1.1.1硬件描述語言的誕生VHDL語言的英文全名是VeryHighSpeedIntegratedCircuitHardwareDeionLanguage，即超高速集成電路硬件描述語言。HDL發(fā)展的技術源頭是：在HDL形成發(fā)展之前，已有了許多程序設計語言，如匯編、C、Pal、Ftran、Prolog等。這些語言運行第1章VHDL語言基礎5因此被眾多用戶使用。HDL語言來自不同地方，由不同語言演變而

6、來，為了各平臺之間相互轉換，又推出了EDIF（ElectronicDesignInterchangeFmat）。它不是一種語言，而是用于不同數據格式的EDA工具之間的交換設計數據。1.1.3VHDL語言上機操作條件VHDL語言描述能力強，覆蓋面廣，抽象能力強，所以用VHDL語言作為硬件模型建模很合適。設計者的原始描述是非常簡練的硬件描述，經過EDA工具綜合處理，最終生成付諸生產的電路描述或版圖參數描述的工藝文件。整個過程通過EDA工具自

7、動完成，大大減輕了設計人員的工作強度，提高了設計質量，減少了出錯機會。VHDL語言可讀性好。VHDL既能被人容易讀懂，又能被計算機識別，作為技術人員編寫的源文件，它既是計算機程序、技術文檔和技術人員硬件信息交流的文件，又是簽約雙方的合同文件。VHDL語言中的設計實體（designentity）、程序包（package）、設計庫（library），為設計人員重復利用他人的設計提供了技術手段。重復利用他人的IP模塊和軟核（softce）是V

8、HDL的特色，許多設計不必個個都從頭再來，而是只要在更高層次上把IP模塊利用起來，就能達到事半功倍的效果。VHDL語言可以在多種EDA工具設計環(huán)境中運行。硬件平臺是工作站或高檔微機。高檔微機的配置應該具有：高分彩顯17英寸以上，分辨率1024768或更高硬盤20GB以上內存512MB以上CPUIntel兼容CPU光驅8倍速以上操作系統(tǒng)WindowsXX開發(fā)工具MAXplusII或QuartusIICence、Menter、ALTERA等

9、公司的EDA工具均支持VHDL語言環(huán)境。關于VHDL語言的上機實驗，在第7章中將作詳細介紹。1.2VHDL程序的實體VHDL程序包含實體（entity）、結構體（architecture）、配置（configuration）、包集合（package）、庫（library）5個部分。簡單的實體是由實體和結構體兩部分組成的。實體用于描述設計系統(tǒng)的外部接口信號，結構體用于描述系統(tǒng)的行為、系統(tǒng)數據的流程或者系統(tǒng)組織結構形式。設計實體是VHDL程