微機(jī)原理復(fù)習(xí)題

1、 1 微機(jī)原理復(fù)習(xí)大綱 復(fù)習(xí)范圍： 1.作業(yè) 2.書上例題 3.課堂上反復(fù)強(qiáng)調(diào)的內(nèi)容 4.復(fù)習(xí)題 微機(jī)原理復(fù)習(xí)題 一、單項(xiàng)選擇題 一、單項(xiàng)選擇題 1．PC 機(jī)是( C ) A、單片機(jī) B、單板機(jī) C、微型計(jì)算機(jī) D、微型計(jì)算機(jī)系統(tǒng) 2．CPU 中運(yùn)算器的主要功能是( D ) A、算術(shù)運(yùn)算 B、邏輯運(yùn)算 C、函數(shù)運(yùn)算 D、算術(shù)運(yùn)算和邏輯運(yùn)算 3．8086CPU 中的段寄存器用來存放( C ) A、存儲段的物理地址 B、存儲器的邏輯地址

2、 C、存儲器的段基值 D、存儲器的起始地址 4．8086 系統(tǒng)中內(nèi)存儲器的地址空間為 1M，而在進(jìn)行 I/O－讀寫時，有效的地址線是( B ) A、高 16 位 B、低 16 位 C、高 8 位 D、低 8 位 5．8086CPU 在進(jìn)行寫內(nèi)存操作時，控制信號 M/IO－和 DT／R－是( D ) A、00 B、0 1 C、 1 0 D、 1 1 6．芯片 8288 在 8086CPU 系統(tǒng)中用作( C ) A、總線鎖存器 B、總

3、線驅(qū)動器 C、總線控制器 D、總線仲裁器 7．有一靜態(tài) RAM 芯片的地址線為 A0～A9，數(shù)據(jù)線為 D0～D3，則該存儲器芯片的存儲 容量為( D ) A、2K×4 位 B、1KB(B：字節(jié)) C、2KB D、1K×4 位 8．在 16 位存儲系統(tǒng)中，為了( C )，存儲字最好存放在偶地址。 A、便于快速尋址 B、節(jié)省所占的內(nèi)存空間 C、減少執(zhí)行指令的總線周期 D、減少讀寫錯誤 9

4、．有一 8086 系統(tǒng)的中斷向量表，在 003CH：003FH 單元開始依次存放 34H、FEH、00H 和 F0H 四個字節(jié)，該向量對應(yīng)的中斷類型碼和中斷服務(wù)程序的入口地址分別為( C ) A、0EH，34FE：00F0H B、0EH，0F000：0FE34H C、0FH，0F000：0FE34H D、0FH，00F0H：34FEH 10．8259A 可編程中斷控制器中的中斷服務(wù)寄存器 ISR 用于

5、( A ) A、記憶正在處理中的中斷 B、存放從外設(shè)來的中斷請求信號 C、允許向 CPU 發(fā)中斷請求 D、禁止向 CPU 發(fā)中斷請求 11．當(dāng) 8255A 工作在方式 1 的輸入狀態(tài)時，8255A 與外設(shè)之間的聯(lián)絡(luò)信號為( C ) A、IBF、ACK B、OBF、ACK C、IBF、STB D、OBF、STB 12．8253 可編程定時/計(jì)數(shù)器的計(jì)數(shù)范圍是( D ) A、0-255

6、 B、1-256 C、0-32768 D、1-65536 13．可編程定時器／計(jì)數(shù)器 8253 的 6 種工作方式中，既可軟件啟動，又可硬件啟動的是( B ) A、方式 1，2; B、方式 2，3 ; C、方式 3，5; D、方式 2，5 14．根據(jù)串行通信規(guī)程規(guī)定，收發(fā)雙方的( B )必須保持相同。 A、外部時鐘周期; B、波特率因子; C、波特

7、率; D、以上都正確 15．8251A 用作異步串行通信接口，如果設(shè)定波特率因子為 16，而發(fā)送器與接收器時鐘頻率為 19200Hz，則波特率為( A ) 。 A、1200 波特; B、2400 波特; C、9600 波特; D、19200 波特 3 二、多項(xiàng)選擇題 二、多項(xiàng)選擇題 1． 8086CPU 的下列寄存器中,不能用作寄存器間接尋址方式時的地址寄存器的有 ( ACD )。A、AX B、

8、BX C、CX D、DX E、SI 2．8086 有兩種工作模式，即最大模式和最小模式，其中最小模式的特點(diǎn)是( ADE )。 A、8086 提供全部控制信號 B、必須使用總線控制器 8288 C、必須使用總線收發(fā)器 D、必須使用總線鎖存器 E、構(gòu)成單處理器系統(tǒng) 3．大部分 DMAC 都擁有( BCD )等傳送方式。 A、直接傳送方式 B、單字節(jié)傳送方式 C、查詢傳送方式 D、成組傳送方

9、式 E、中斷傳送方式 4．要對可編程接口芯片進(jìn)行讀操作時，必須滿足( AB ) A、CS=L B、RD=L，WR=H C、WR=L，RD=H D、RD=L WR=L E、RD=H，WR=H 5 將累加器清零的正確指令是 ABC A.AND AX, 00H B. XOR AX, AX C. SBB AX,AX D. CMP AX,AX 三、判斷題 三、判斷題 1． 在 8086 最小方式的總線讀時序圖中， 在

10、T2 時鐘周期時， AD0-ADl5， 總線上有一個高阻態(tài)。 ( √ ) 2．對于可屏蔽中斷的嵌套處理原則是允許優(yōu)先級高的中斷打斷優(yōu)先級低的中斷， 允許同級中斷相互打斷，而不允許優(yōu)先級低的中斷打斷優(yōu)先級高的中斷。( × ) 3．8086CPU 在收到外部中斷請求信號以后，進(jìn)人中斷響應(yīng)周期，通過 IN 指令讀取中斷類型號， 從而就可獲得中斷服務(wù)程序入口地址。( × ) 4．可編程定時器／計(jì)數(shù)器，其定時與計(jì)

11、數(shù)功能可由程序靈活地設(shè)定，但由于是由軟件控制，在計(jì) 數(shù)過程中必然會占用 CPU 的時間。( × ) 5.指令一般包括兩部分：操作碼和操作數(shù)。( √ ) 6.一個總線周期有一個或若干個指令周期組成。( × ) 7. 8086 有一個 16 位標(biāo)志寄存器，它包含了 6 個狀態(tài)標(biāo)志位和 3 個控制標(biāo)志位。( √ ) 8 .一片 8259A 中斷控制器最多能接收 8 個中斷源。(√ ) 9 8086CPU 的邏輯段

12、允許段的重疊和交叉。(√ ) 10 8086CPU 的標(biāo)志寄存器 FR 是 16 位的，每一位都有定義。(× ) 11 在 8086 的主存中，一個字節(jié)占用一個存儲單元，一個字占用兩個相鄰的單元，字的高 8 位放在高地址單元，低 8 位放在低地址單元。(√ ) 12 8086CPU 的 AD0～AD15 在執(zhí)行指令時，先傳數(shù)據(jù)，后傳地址。(× ) 四、填空題 四、填空題 1 (640)10=( 10 1000

13、 0000 )2=( 280 )16 2 .每片 8253 包含有 3 個獨(dú)立的 16 位計(jì)數(shù)通道，每個通道具有 6 種工作方式。 3 .取指令時，8086 會自動選擇 CS 值作為段基值，再加上由 IP 提供的偏移量形成物理地址。4 .808 6/8088 微處理器被設(shè)計(jì)為兩個獨(dú)立的功能部件： EU _和 BIU _。 5 .TEL 8086 的當(dāng)前 CS=2000H，IP=5678

14、H，則將執(zhí)行 20 位物理地址 25678H 處的程序。 6 .8086 存儲器組織中，邏輯地址由十六進(jìn)制 4 位構(gòu)成的，物理地址又由十六進(jìn)制 5 位構(gòu)成。 7 . 一片 8259A 可管理_ 8 _級中斷，若級聯(lián)三片從片則可以管理 29 級中斷。 8、若 DS=1200H，則當(dāng)前數(shù)據(jù)段的起始地址是 12000H ，末地址是 21FFFH 。 9.系統(tǒng)中數(shù)據(jù)傳送的控制方式中程序控制的數(shù)據(jù)傳送又分