計算機組成原理與系統(tǒng)結(jié)構(gòu)

1、復(fù) 習(xí),第1章概述1.1計算機系統(tǒng)的基本組成及其層次結(jié)構(gòu) 理解1.2計算機的體系結(jié)構(gòu)、組成和實現(xiàn) 理解1.3計算機發(fā)展進步與拓展應(yīng)用的歷程 一般了解,復(fù) 習(xí),第2章數(shù)字電路基礎(chǔ)和計算機中的邏輯部件2.1數(shù)字電路基礎(chǔ)

2、 一般了解半導(dǎo)體材料和晶體二極管簡介，2雙極型三極管的結(jié)構(gòu)及其伏安特性，MOS管的結(jié)構(gòu)及其伏安特性2.2基本邏輯門和布爾代數(shù)知識基礎(chǔ) 理解最基本的邏輯門電路，布爾代數(shù)知識基礎(chǔ)2.3組合邏輯電路及其應(yīng)用 重點掌握基本邏輯門，三態(tài)門，數(shù)據(jù)選

3、擇器，譯碼器和編碼器，組合邏輯電路應(yīng)用舉例 2.4時序邏輯電路及其應(yīng)用 重點掌握基本R\|S觸發(fā)器，D型觸發(fā)器與寄存器、計數(shù)器器件，時序邏輯電路應(yīng)用舉例2.5現(xiàn)場可編程器件及其應(yīng)用 一般了解現(xiàn)場可編程器件概述，通用可編程器件GAL20V8的內(nèi)部結(jié)構(gòu)及其編程使

4、用2.6幾個專用功能器件和存儲器芯片的引腳圖 一般了解,復(fù) 習(xí),第3章數(shù)據(jù)表示、數(shù)據(jù)運算算法和邏輯電路實現(xiàn)3.1數(shù)字化信息編碼的概念和二進制編碼知識 理解數(shù)字化信息編碼的概念，二進制編碼和碼制轉(zhuǎn)換，檢錯糾錯碼 3.2數(shù)據(jù)表示——常用的信息編碼

5、 重點掌握邏輯類型數(shù)據(jù)的表示，字符類型數(shù)據(jù)的表示，數(shù)值類型數(shù)據(jù)的表示 3.3二進制數(shù)值數(shù)據(jù)的編碼與運算算法 重點掌握原碼、反碼、補碼的定義，補碼加、減運算規(guī)則和電路實現(xiàn)，原碼一位乘法的實現(xiàn)算法和電路實現(xiàn)，原碼一位除法的實現(xiàn)算法和電路實現(xiàn)，補碼一位乘法、除法和其他快速乘除法的實現(xiàn)思路,復(fù) 習(xí),第4章計算機中的運算器部件4.1運算器部件概述

6、 理解4.2定點運算器部件的功能、組成與設(shè)計 重點掌握定點運算器部件概述，位片結(jié)構(gòu)的運算器芯片Am2901，教學(xué)計算機運算器的設(shè)計與實現(xiàn)實例4.3浮點運算與浮點運算器 一般了解浮點數(shù)的運算規(guī)則，浮點運算器舉例 4.4當(dāng)前流行的計算機中的運算器

7、部件概述 一般了解,復(fù) 習(xí),第5章指令、指令系統(tǒng)和匯編語言程序設(shè)計5.1指令格式和指令系統(tǒng)概述 重點掌握操作碼的組織與編碼，有關(guān)操作數(shù)的個數(shù)、來源、去向和地址安排，關(guān)于指令的分類5.2尋址方式概述與應(yīng)用實例 重點掌握基本尋址方式概述，尋址方式應(yīng)用舉例5.3指令系統(tǒng)和匯編語言程序設(shè)計舉例

8、 理解教學(xué)計算機的指令系統(tǒng)說明，教學(xué)計算機的匯編程序設(shè)計舉例,復(fù) 習(xí),第6章計算機的控制器部件6.1控制器的功能、組成與指令執(zhí)行步驟 重點掌握控制器部件的功能及其組成，指令的執(zhí)行步驟6.2硬連線控制器部件 重點掌握硬連線控制器的組成和運行原理簡介，教學(xué)計

9、算機的硬連線控制器的組成、設(shè)計與實現(xiàn)實例6.3微程序控制器部件 重點掌握微程序控制器的基本組成和工作原理，微程序設(shè)計中的下地址形成邏輯的硬件技術(shù)，教學(xué)計算機微程序控制器的組成、設(shè)計與實現(xiàn)實例,復(fù) 習(xí),第7章多級結(jié)構(gòu)的存儲器系統(tǒng)概述和主存儲器7.1多級結(jié)構(gòu)的存儲器系統(tǒng)概述

10、 理解7.2主存儲器部件的組成與設(shè)計 重點掌握主存儲器概述，動態(tài)存儲器的記憶原理和讀寫過程，靜態(tài)存儲器的存儲原理和芯片內(nèi)部結(jié)構(gòu)7.3教學(xué)計算機的內(nèi)存儲器實例 理解7.4提高存儲器系統(tǒng)性能的可行途徑 理解,復(fù) 習(xí),第8章高速緩沖存儲器和虛擬存儲器8.1高速緩沖

11、存儲器 重點掌握高速緩沖存儲器的運行原理，高速緩沖存儲器的3種映像方式，高速緩沖存儲器使用中的幾個問題8.2虛擬存儲器部件 重點掌握虛擬存儲器概述，段式存儲管理，頁式存儲管理,復(fù) 習(xí),第9章輔助存儲器設(shè)備與磁盤陣列技術(shù)9.1外部存儲設(shè)備概述

12、 理解9.2磁盤設(shè)備的組成與運行原理 一般了解9.3光盤設(shè)備的組成與運行原理 一般了解9.4磁盤陣列技術(shù)與容錯支持 一般了解,復(fù) 習(xí),第10章輸入輸出設(shè)備10.1輸入輸出設(shè)備概述

13、 理解設(shè)備簡介，點陣式設(shè)備運行原理概述，10.2顯示器設(shè)備的組成和運行原理 重點掌握顯示器設(shè)備概述，CRT陰極射線管的組成和運行原理，CRT字符顯示器的組成和運行原理，CRT圖形顯示器，液晶顯示器的組成和運行原理，計算機終端10.3打印機設(shè)備的組成與運行原理

14、 重點掌握針式打印機的組成及其打印過程，噴墨打印機的組成及其打印過程，激光打印機的組成及其打印過程10.4計算機的輸入設(shè)備 重點掌握計算機鍵盤的組成和運行原理，鼠標(biāo)設(shè)備,復(fù) 習(xí),第11章輸入輸出系統(tǒng)11.1計算機輸入輸出系統(tǒng)概述

15、 理解11.2計算機總線的功能與組成 重點掌握計算機總線概述，計算機總線構(gòu)成，總線仲裁和數(shù)據(jù)傳輸控制，教學(xué)計算機的總線系統(tǒng)實例11.3輸入輸出接口概述 重點掌握計算機輸入輸出接口的基本功能，通用可編程接口的一般組成，

16、串行接口實例11.4常用的輸入輸出方式概述 重點掌握常用的輸入輸出方式，中斷的概念和中斷處理過程，DMA的概念和DMA處理過程,復(fù) 習(xí),第12章流水線技術(shù)12.1流水線的基本概念 理解流水線簡介，流水線的表示方法，流水線的特點，流水線的分類方法

17、12.2流水線的性能指標(biāo) 理解流水線的吞吐率，流水線的加速比，流水線的效率，流水線的最佳段數(shù)12.3DLX指令集與DLX流水線 一般了解DLX指令集結(jié)構(gòu)介紹，DLX的一種簡單實現(xiàn)，DLX流水線的實現(xiàn)原理12.4流水線中的相關(guān)問題

18、 理解結(jié)構(gòu)相關(guān)，數(shù)據(jù)相關(guān)，控制相關(guān)，12.5指令級并行技術(shù) 一般了解基本概念，多指令發(fā)射技術(shù),復(fù) 習(xí),第13章并行計算機體系結(jié)構(gòu)13.1計算機體系結(jié)構(gòu)概述

19、理解計算機體系結(jié)構(gòu)的發(fā)展，計算機體系結(jié)構(gòu)的分類13.2并行計算機系統(tǒng)概述 一般了解并行計算機系統(tǒng)分類，并行性、可擴展性和可編程性，13.3并行計算機系統(tǒng)的設(shè)計問題 理解并行計算機系統(tǒng)的互聯(lián)網(wǎng)絡(luò)，并行計算機系統(tǒng)的性能問題，并行計算機系統(tǒng)的軟件問題13

20、.4SIMD計算機簡介 一般了解陣列處理機，向量處理機13.5共享內(nèi)存的多處理機系統(tǒng) 一般了解一致性內(nèi)存訪問的UMA多處理機系統(tǒng)，非一致性內(nèi)存訪問的NUMA多處理機系統(tǒng)13.6基于消息傳遞的多計算機系統(tǒng)

21、 一般了解大規(guī)模并行處理機，工作站集群，消息傳遞軟件包,邏輯加運算,邏輯或用運算符號“+”表示運算規(guī)則0+0=00+1=11+0=11+1=1真值表,邏輯乘運算,邏輯與用運算符號“·”表示運算規(guī)則：0·0=00·1=01·0=01·1=1真值表：,邏輯非運算,將1變成0，將0變成1。表示為真值表,運

22、算法則,運算法則,例:寫出下列真值表的邏輯表達式,答：,基本門電路,門電路實現(xiàn)邏輯運算的數(shù)字電路輸入端和輸出端有兩種狀態(tài)分別表示邏輯1和邏輯0。MOS場效應(yīng)晶體管,基本的門電路符號,三態(tài)門,高阻狀態(tài)輸出控制功能,三態(tài)門的用途,直接連接到公共信號線路總線,,雙向連接總線,,邏輯門電路的分類,組合邏輯電路不具備記憶功能建立在簡單邏輯門基礎(chǔ)上可以用真值表和邏輯表達式表示時序邏輯電路具有記憶功能電路的輸出取決于輸入狀況和

23、電路的狀態(tài)建立在觸發(fā)器的基礎(chǔ)上寄存器計數(shù)器,觸發(fā)器,一種具有記憶功能的電路有兩個穩(wěn)定的電路狀態(tài)建立在R-S鎖存器(latch)的基礎(chǔ)上,半加器,分為半加器和全加器兩種半加器有兩個輸入端和兩個輸出端半加器的邏輯表達式：,全加器,進位輸入Ci，進位輸出Co。邏輯表達式：,寄存器（Register）,由多個D觸發(fā)器構(gòu)成可以存放一個完整的二進制數(shù)據(jù)通常用一個名字表示如R1、R2對寄存器內(nèi)容的操作移位、計數(shù)、清除、裝入,

24、寄存器的數(shù)據(jù)傳輸,并行輸入并行輸出R1?R2R2?R1,R1,R2,,,,,,,,,,,,編碼器,編碼的信息與譯碼的信息2n個輸入信號的編碼器有n個輸出信號輸入信號中只有一個是有效的電平,譯碼器,n個輸入信號的譯碼器有2n個輸出信號每個輸出信號對應(yīng)于n個輸入信號的一種編碼輸出信號中只有一個處于有效狀態(tài)通常還有一個輸出許可信號（EN）,數(shù)據(jù)選擇器,根據(jù)選擇信號從多個輸入端中選擇一個作為輸出有n個選擇信號的數(shù)據(jù)選擇器從2n個

25、輸入數(shù)據(jù)線中選擇一個作為輸出邏輯表達式：功能表,計算機的硬件結(jié)構(gòu),,,,,,,,,,,,,,,,,,基本概念,ALU存儲器（讀、寫、訪問）容量（字、字節(jié)）字長指令程序CPU主機總線,計算機系統(tǒng)結(jié)構(gòu)概論,一、概念計算機實現(xiàn)Implementation器件選擇，機械、封裝、印板、機箱、電源、冷卻設(shè)計計算機組成Organization邏輯設(shè)計計算機系統(tǒng)結(jié)構(gòu)Architecture外特性設(shè)計,系統(tǒng)結(jié)構(gòu)的研

26、究范圍,新型系統(tǒng)結(jié)構(gòu)設(shè)計并行性數(shù)據(jù)流推理機神經(jīng)網(wǎng)性能成本評價運算速度存儲容量I/O帶寬,外特性指令系統(tǒng)數(shù)據(jù)表示尋址方式寄存器集界面設(shè)計確定硬件功能,數(shù)制,二進制數(shù)采用2個計數(shù)符號計數(shù)規(guī)則：逢2進一一個n位的二進制數(shù)x0 x1…xn-2 xn-1代表的數(shù)值為：x0*2n-1 + x1 * 2n-2 + … + xn-2 * 21 + xn-1 * 20,數(shù)制轉(zhuǎn)換,將二進制數(shù)轉(zhuǎn)換成八進制數(shù)從小數(shù)點的位置

27、開始每三位一組分別轉(zhuǎn)換成相應(yīng)的八進制數(shù)的計數(shù)符號不足三位時補0將二進制數(shù)轉(zhuǎn)換成十六進制數(shù)四位一組進行轉(zhuǎn)換例0010101102=1268=5616,數(shù)制轉(zhuǎn)換,將八進制數(shù)轉(zhuǎn)換成二進制數(shù)從小數(shù)點的位置開始每一位八進制數(shù)分別轉(zhuǎn)換成三位二進制數(shù)將十六進制數(shù)轉(zhuǎn)換成二進制數(shù)十進制數(shù)轉(zhuǎn)換成二進制數(shù)整數(shù)部分采用除2取余法小數(shù)部分采用乘2取整法x02n-1 + x12n-2 + … + xn-221 + xn-120,將1810

28、表示成二進制數(shù),解：根據(jù)上述轉(zhuǎn)換方法的轉(zhuǎn)換過程為： 18 90(18除以2得9，余0) 41(9除以2得4，余1) 20(4除以2得2，余0) 10(2除以2得1，余0) 01(1除以2得0，余1)可得到結(jié)果為10010,,將十進制數(shù)0.81轉(zhuǎn)換成二進制數(shù),解：轉(zhuǎn)換的過程是： 0.81 1. 62 取1(0.81乘以2得1.62) 1.24 取1(0.

29、62乘以2得1.24) 0.48 取0(0.24乘以2得0.48) 0.96 取0(0.48乘以2得0.96) 1.92 取1(0.96乘以2得1.92)得結(jié)果為0.11001,,機器數(shù)計算機中表示的二進制數(shù)據(jù)真值一個機器數(shù)所代表的實際數(shù)值定點數(shù)定點整數(shù)定點小數(shù),定點數(shù)的編碼,機器數(shù),無符號數(shù)半字、字、雙倍字、四倍字有符號數(shù)原碼、反碼、補碼、移碼1位符號位,原碼表示法,編碼方法符號位

30、加數(shù)值位正數(shù)符號位為0負(fù)數(shù)符號位為1求值方法x = (-1)x0(x12n-1 + … xn-12 + xn)數(shù)值范圍-2n +1 ≤ x ≤ 2n -1,原碼表示法,零有兩種表示方式例 設(shè)x=1010，y= -1010，求[x]原和[y]原解：[x]原=01010[y]原=11010例 設(shè)x=0.1010，y= -0.1010，求[x]原和[y]原解：[x]原=0.1010[y]原=1.1010,補

31、碼表示法,補碼編碼0010 - 0011 = 1111，表示負(fù)1符號位零的表示數(shù)據(jù)表示范圍：-2n≤ x ≤ 2n -1編碼方法一正數(shù)的補碼在其二進制代碼前加上符號位0負(fù)數(shù)的補碼是將二進制代碼前加0后按位取反，然后在最低位上加1。,反碼表示法,編碼方法正數(shù)的反碼與原碼相同負(fù)數(shù)的反碼是將二進制位按位取反數(shù)值范圍-2n +1≤ x ≤ 2n -1定點小數(shù)-1 + 2-n ≤ x ≤ 1-2-n零有兩個編碼：0

32、00…0和111…1,反碼表示法,例 設(shè)x=1010，y= -1010，求[x]反和[y]反。解：[x]反=01010[y]反=10101,移碼表示法,編碼方法[x]移 = 2n +x數(shù)值范圍-2n ≤ x ≤2n - 1符號位：1表示正號，0代表負(fù)號0有惟一的編碼保持了數(shù)據(jù)原有的大小順序定點小數(shù)沒有移碼定義,移碼表示法,例 設(shè)x=1010，y= -1010，求[x]移和[y]移。解：[x]移=10000+1

33、010=11010[y]移=10000+(-1010)=100000-01010=00110,二-十進制編碼,直接在計算機中表示十進制數(shù)編碼的方法對每一位十進制數(shù)用四個二進制位編碼表示BCD碼(binary coded decimal)用4位編碼中的剩余6個代碼表示符號編碼方案8421編碼2421編碼余3碼(excess-3 code)格雷碼(Gray code),非數(shù)值數(shù)據(jù)的編碼,1. 西文字符的編碼ASCII

34、碼2. 漢字的編碼輸入碼數(shù)字編碼、拼音碼和字形碼機內(nèi)碼用于漢字信息存儲、交換、檢索等操作,檢錯碼和糾錯碼,能夠發(fā)現(xiàn)某些錯誤或具有自動糾錯能力的數(shù)據(jù)編碼在代碼中增加冗余位以使代碼具有某種特征分組碼卷積碼,奇偶校驗碼,奇校驗：xk+1 = x1 + x2 + … + xk + 1 mod 2偶校驗：xk+1 = x1 + x2 + … + xk mod 2例：偶校驗

35、0000 ? 000000001 ? 000110010 ? 00101,定點數(shù)的加減運算,一、補碼加法根據(jù)補碼加法公式，補碼可以直接相加。[x]補 + [y]補 = [x+y]補 (mod 2)二、補碼減法根據(jù)補碼減法公式，補碼可以直接相減。[x-y]補 = [x]補 - [y]補= [x]補 + [-y]補 (mod 2),定點數(shù)的加減運算例子,例 x=0.1010，y= -0.0

36、011，用補碼的加法求x+y。解：[x]補=0.1010，[y]補=1.1101[x]補 + [y]補 = 0.1010 + 1.1101 = 0.0111x+y = 0.0111例 x = 0.1001，y = -0.0011，用補碼的減法求x-y。解：[x]補=0.1001，[y]補=1.1101，[-y]補=0.0011[x]補 - [y]補 = [x]補 + [-y]補 = 0.1001 + 0.0011 = 0.

37、1100x-y = 0.1100,加減運算電路,邏輯運算,按位運算：分別考慮每一位信息按位的邏輯與、邏輯或、邏輯非例：x=10100001，y=10011011 x+y=10111011x·y=10000001,邏輯運算,移位運算算術(shù)移位邏輯移位循環(huán)移位左移右移,運算器中的寄存器組,單端口寄存器組,,運算器中的寄存器組,多端口寄存器組,,,,,存儲器芯片分類,RAMSRAM

38、Static random access memoryDRAMDynamic random access memoryROMRead only memory,靜態(tài)存儲器芯片,動態(tài)存儲器芯片,存儲器的基本組織,位擴展,,芯片的地址線數(shù)：18存儲器的結(jié)構(gòu)256Kx32容量：1MBCPU的有效地址位數(shù)：20位字節(jié)地址,,0,,0,,,,1,,,,2,3,4,5,6,7,1,2,8,9,10,11,,256kx1,,,,256k

39、x1,……,256kx1,字?jǐn)U展,字位擴展,例 設(shè)有一個具有20位地址和8位字長的存儲器，問(1) 該存儲器能存儲多少字節(jié)的信息？(2) 如果存儲器由256K×1位的RAM芯片組成，需要多少片芯片？(3) 需要多少位地址作為芯片選擇？解：(1) 存儲器的容量為220B=1MB(2) 需要的芯片數(shù)為8×4=32片(3) 4倍字?jǐn)U展需要log24=2條地址線作為芯片選擇地址線中的18位用于作為各芯片的

40、地址信號,。,例 設(shè)有若干片256K×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成2048KB的存儲器，問(1) 需要多少片RAM芯片？(2) 該存儲器需要多少地址位？(3) 畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ#和R/W#。(4) 給出地址譯碼器的邏輯表達式。解：(1) 需要2048K/256K = 8片SRAM芯片；(2) 需要21條地址線，高3位用于芯

41、片選擇，低18位作為每個存儲器芯片的地址輸入。(3) 該存儲器與CPU連接的結(jié)構(gòu)圖如下：,例 設(shè)有若干片256K×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成2048KB的存儲器，問(1) 需要多少片RAM芯片？(2) 該存儲器需要多少地址位？(3) 畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ#和R/W#。(4) 給出地址譯碼器的邏輯表達式。,例 某計算機的主存地址

42、空間中，從地址000016到3FFF16為ROM存儲區(qū)域，從400016到5FFF16為保留地址區(qū)域，暫時不用，從600016到FFFF16為RAM地址區(qū)域。RAM的控制信號為CS#和WE#，CPU的地址線為A15~A0，數(shù)據(jù)線為8位的線路D7~D0，控制信號有讀寫控制R/W#和訪存請求MREQ#，要求：(1) 畫出地址譯碼方案(2) 如果ROM和RAM存儲器芯片都采用8K×1的芯片，試畫出存儲器與CPU的連接圖。(3)

43、 如果ROM存儲器芯片采用8K×8的芯片，RAM存儲器芯片采用4K×8的芯片，試畫出存儲器與CPU的連接圖。(4) 如果ROM存儲器芯片采用16K×8的芯片，RAM存儲器芯片采用8K×8的芯片，試畫出存儲器與CPU的連接圖。,(1) 畫出地址譯碼方案,解：(1),(2) 如果ROM和RAM存儲器芯片都采用8K×1的芯片，試畫出存儲器與CPU的連接圖。解： (2) 8KB的存儲區(qū)域可以用

44、8片存儲器芯片構(gòu)成一組實現(xiàn)。8K×1的存儲器芯片的地址線需要13條，即A12~0。,(3) 如果ROM存儲器芯片采用8K×8的芯片，RAM存儲器芯片采用4K×8的芯片，試畫出存儲器與CPU的連接圖。解：（3）,(4) 如果ROM存儲器芯片采用16K×8的芯片，RAM存儲器芯片采用8K×8的芯片，試畫出存儲器與CPU的連接圖。解：（4）,例 某計算機系統(tǒng)的主存采用32位字節(jié)地址空間和6

45、4位數(shù)據(jù)線訪問存儲器，若使用64M位的DRAM芯片組成該機所允許的最大主存空間，并采用內(nèi)存條的形式，問：(1) 若每個內(nèi)存條為64M×32位，共需多少內(nèi)存條？(2) 每個內(nèi)存條內(nèi)共有多少片DRAM芯片？(3) 主存共需多少DRAM芯片？(4) CPU如何有選擇地訪問各內(nèi)存條？解：(1) 主存最大空間為232=4GB，每個內(nèi)存條的容量為64×4B = 256MB，主存需要的內(nèi)存條數(shù)量為4GB/256MB=16

46、條。(2) 每個芯片的容量為8MB，內(nèi)存條需要的芯片數(shù)量為256MB/8MB = 32片。(3) 整個主存需要的內(nèi)存芯片數(shù)量是16×32=512片。(4) 由于CPU字長為64位，內(nèi)存條需要進行位擴展，即2個32位的內(nèi)存條構(gòu)成一組64位的存儲單元組，16個內(nèi)存條構(gòu)成8組，為選擇這8組內(nèi)存條，CPU地址中需要用最高3位地址作為產(chǎn)生選擇信號的地址碼。,存儲器的工作周期,SRAM時序,讀周期：地址有效?CS有效?數(shù)據(jù)輸

47、出?CS復(fù)位?地址撤銷寫周期：地址有效?CS有效?數(shù)據(jù)有效?CS復(fù)位（數(shù)據(jù)輸入）?地址撤銷,提高存儲器工作速度的技術(shù),速度指標(biāo)周期時間訪問時間吞吐率（帶寬）提高速度的技術(shù)1. 芯片技術(shù)2. 結(jié)構(gòu)技術(shù),訪存的局部性,訪存局部性時間局部性空間局部性層次化結(jié)構(gòu)cache主存輔存,Cache,基本概念命中、命中率、失效、失效率、塊、命中訪問時間、失效訪問時間(miss penalty),Cache,設(shè)計問題

48、地址映象替換策略更新策略容量,地址映象與變換1. 直接映象,1. 直接映象（續(xù)）,塊地址的概念存儲容量、塊數(shù)、塊容量與地址格式中區(qū)號、塊號、塊內(nèi)地址位數(shù)的關(guān)系。,,,,,,,,,,,,,,,訪問cache,,1. 直接映象（續(xù)）,例 設(shè)有一個cache的容量為2K字，每個塊為16字，求(1) 該cache可容納多少個塊？(2) 如果主存的容量是256K字，則有多少個塊？(3) 主存的地址有多少位？cache地址有多少

49、位？(4) 在直接映像方式下，主存中的第i塊映像到cache中哪一個塊中？(5) 進行地址映像時，存儲器的地址分成哪幾段？各段分別有多少位？解：(1) cache中有2048/16=128個塊。(2) 主存有256K/16=16384個塊。(3) 主存容量為256K=218字，字地址有18位。cache容量為2K=211字，字地址為11位。(4) 在直接映像方式下，主存中的第i塊映像到cache中第 i mod 128個

50、塊中。(5) 區(qū)號7位，塊號為7位，塊內(nèi)字地址為4位。,區(qū)號,塊號,塊內(nèi)地址,,,,,11,4,,18,2. 全相聯(lián)映像,2. 全相聯(lián)映像（續(xù)）,N = 區(qū)內(nèi)塊數(shù)，陰影區(qū)表示查找范圍,全相聯(lián)映像的實現(xiàn),,,2. 全相聯(lián)映像（續(xù)）,3. 組相聯(lián)映像,n路組相聯(lián)：組內(nèi)有n塊,3. 組相聯(lián)映像（續(xù)）,N = 區(qū)內(nèi)塊數(shù)，陰影區(qū)表示查找范圍，根據(jù)組號在塊表中尋找組，組內(nèi)相聯(lián)查找。,組相聯(lián)映像的實現(xiàn),,區(qū)號,組號,塊號,塊內(nèi),,,,,,,,,,,

51、,,,,,,,,,,,,,,,,,,,,組相聯(lián)映像的實現(xiàn),,3. 組相聯(lián)映像（續(xù)）,例：設(shè)有8個塊，分成2個組,3. 組相聯(lián)映像（續(xù)）,例：設(shè)有8個塊，分成4個組,替換策略及更新策略,替換策略隨機法先進先出法近期最少使用法近期最久未使用法,替換策略及更新策略（續(xù)）先進先出替換策略,替換策略及更新策略（續(xù)）近期最久未使用替換策略,虛擬存儲器,作用分隔地址空間解決主存的容量問題程序的重定位與cache的區(qū)別替換策略實

52、現(xiàn)方式,虛擬存儲器,分類頁式段式段頁式,頁式虛擬存儲器,頁、頁框架、基號、頁表、虛頁號,頁式虛擬存儲器（續(xù)）,與塊表的區(qū)別：基號，表長，查找方式，裝入位問題：頁表過長,例：某計算機的頁式虛存管理中采用長度為32字的頁面。頁表內(nèi)容如下表所示，求當(dāng)CPU程序按下列2進制虛擬字地址訪存時產(chǎn)生的實際字地址。(1) 00001101(2) 10000000(3) 00101000,答：頁面長度為32字，則頁內(nèi)地址5位，8位地址碼中

53、的高3位為虛頁號，從表中查出2位實頁號，與頁內(nèi)地址合并構(gòu)成7位實際物理內(nèi)存的地址。(1) 虛頁號為000，查得實頁號01，與頁內(nèi)地址01101合并，得0101101。(2) 虛頁號為100，查得實頁號10，與頁內(nèi)地址00000合并，得1000000。(3) 虛頁號為001，查得該頁未裝入內(nèi)存，沒有相應(yīng)的內(nèi)存地址。,段式虛擬存儲器,段表：段基址、段長、裝入位、訪問方式,段頁式虛擬存儲器,,,2024/3/26,指令的格式,指令格式：

54、操作碼，地址碼一、操作碼opcode固定長度操作碼：便于譯碼，擴展性差可變長度操作碼：能縮短指令平均長度二、地址碼addressing code零地址指令，如NOP, CLR一地址指令，如INC R1二地址指令，如ADD R1, R2三地址指令，如ADD R1, R2, R3,尋址方式,立即數(shù),2024/3/26,設(shè)某臺計算機有100條指令，(1) 采用固定長度操作碼編碼，試設(shè)計其操作碼的編碼。(2) 假

55、如這100條指令中有10條指令的使用概率達到90%，其余90條指令的使用概率為10%。試采用不等長編碼設(shè)計操作碼。解：(1) 采用固定長度操作碼編碼時，需要7位操作碼。取其中的100個代碼作為指令操作碼，可以用0000000到1100011之間的代碼代表100條指令，即0000000指令0的操作碼0000001指令1的操作碼…1100011指令99的操作碼剩下從1100100到1111111共28個代

56、碼可用于增加新指令，每條指令的操作碼的長度都是7。,2024/3/26,設(shè)某臺計算機有100條指令，(1) 采用固定長度操作碼編碼，試設(shè)計其操作碼的編碼。(2) 假如這100條指令中有10條指令的使用概率達到90%，其余90條指令的使用概率為10%。試采用不等長編碼設(shè)計操作碼。(2) 用4位代碼對10條常用指令進行編碼，用8位代碼對90條不常用代碼進行編碼，即0000指令0的操作碼0001指令1的操作碼…

57、1000指令8的操作碼1001指令9的操作碼10100000指令10的操作碼10100001指令11的操作碼…11111001指令99的操作碼指令操作碼的平均長度為4×90% + 8×10% = 4.4位比等長編碼的7位小。,數(shù)據(jù)的類型及其存儲方式,操作數(shù)的類型 整型數(shù)、單精度和雙精度浮點數(shù)、字符型數(shù)據(jù)長度：單字節(jié)、雙字節(jié)、字、雙字、四倍字 操作數(shù)的存儲方式 大數(shù)端(

58、big Endian)和小數(shù)端(little Endian),字不對齊方式下的存儲器訪問,節(jié)省空間訪存速度慢接口復(fù)雜,尋址方式,1. 隱含方式如ADD A中的累加器2. 立即數(shù)方式如INT #33. 寄存器方式如INC R1,,,,,操作數(shù),4. 直接尋址如INC 1000,,,操作數(shù),尋址方式,尋址方式5. 寄存器間接如INC (R1),,,,,A,,操作數(shù),尋址方式6. 存儲器間接如

59、INC (1000),,,A,,,,操作數(shù),尋址方式7. 相對尋址如INC 8(PC),,,,操作數(shù),尋址方式8. 變址和基址尋址如INC 8(R1),變址尋址：便于數(shù)組訪問基址尋址：可擴大尋址范圍，可實現(xiàn)程序浮動,,,,,I,,,,,,,操作數(shù),尋址方式9. 復(fù)合尋址如INC 8(PC+R1)、INC (R1)(1000),例 一條雙字長的指令存儲在地址為W的存儲器中。指令的地址字段位于地址為W+

60、1處，用Y表示。在指令執(zhí)行中使用的操作數(shù)存儲在地址為Z的位置。在一個變址寄存器中包含X的值。試敘述Z是怎樣根據(jù)其他地址計算得到的，假定尋址方式為(1) 直接尋址(2) 間接尋址(3) 相對尋址(4) 變址尋址,尋址方式,解：(1) 在直接尋址方式下，Z=Y。(2) 在存儲器間接尋址方式下，Z = (Y)。(3) 在相對尋址方式下，Z=W+Y+2。(4) 在變址尋址方式下，Z=X+Y。,尋址方式,指令格式的設(shè)計,操

61、作碼的編碼霍夫曼編碼頻率相關(guān)編碼方法前綴碼采用霍夫曼樹擴展霍夫曼編碼法 減少操作碼長度數(shù)量,擴展霍夫曼編碼,確定不同的編碼長度在滿足長度數(shù)量限制的條件下，可以有多種不同長度的選擇方案，需要進行比較才能選出最佳的編碼長度選擇根據(jù)長度進行編碼編碼時將使用概率較高的指令操作碼用較短的編碼表示，使用概率較低指令的操作碼用較長的編碼表示；盡量將較多的指令操作碼采用較短的編碼，充分利用短小的編碼。,操作碼的編碼,例 某計算機有1

62、0條指令，它們的使用頻率分別為 0.30, 0.20, 0.16, 0.09, 0.08, 0.07, 0.04, 0.03, 0.02, 0.01(1) 用霍夫曼編碼對它們的操作碼進行編碼，并計算平均代碼長度。(2) 用擴展霍夫曼編碼法對操作碼進行編碼，限兩種操作碼長度，并計算平均代碼長度。,答：(1) 霍夫曼樹如下：,霍夫曼編碼的結(jié)果以及各編碼的長度如下所示：0.30 0.20 0.16 0.09 0.

63、08 0.07 0.04 0.03 0.02 0.0111 01 101 001 1001 1000 0001 00001 000001 0000002 2 3 3 4 4 4 5 6 6平均代碼長度為(0.30+0.20)×2 + (0.16+0.09)×

64、;3 + (0.08+0.07+0.04)×4 + 0.03×5 + (0.02+0.01)×6 = 1 + 0.75 + 0.76 + 0.15 + 0.18 = 2.84,(2) 用擴展霍夫曼編碼法對操作碼進行編碼，限兩種操作碼長度，并計算平均代碼長度。,(2) 采用長度為2和長度為4兩種編碼：0.30 0.20 0.16 0.09 0.08 0.07 0.04 0.03 0

65、.02 0.01 00 01 1000 1001 1010 1011 1100 1101 1110 1111平均代碼長度為 (0.30+0.20)×2 + (1-0.30-0.20)×4 = 3.0,地址碼的設(shè)計,根據(jù)指令進行調(diào)整綜合考慮操作碼與地址碼根據(jù)地址碼數(shù)量調(diào)整操作碼的長度保證指令長度為字長或字節(jié)的整數(shù)倍,指令的訪存類型,堆棧型累加器型通用寄存器型寄存器-寄存器型

66、寄存器存儲器型存儲器-存儲器型,指令系統(tǒng)的歷史與發(fā)展,RISC與CISC早期CISC設(shè)計風(fēng)格的主要特點：指令系統(tǒng)復(fù)雜指令數(shù)多尋址方式多指令格式多絕大多數(shù)指令需要多個時鐘周期才能執(zhí)行完成各種指令都可訪問存儲器采用微程序控制有專用寄存器難以用優(yōu)化編譯生成高效的目標(biāo)代碼程序,CISC和RISC,RISC技術(shù)的主要特征 簡化的指令系統(tǒng)指令數(shù)較少基本尋址方式少指令格式少 以寄存器－寄存器方式工作 以流水方式工作

67、可在一個時鐘周期內(nèi)執(zhí)行完畢 使用較多的通用寄存器以減少訪存不設(shè)置或少設(shè)置專用寄存器 采用由陣列邏輯實現(xiàn)的組合電路控制器不用或少用微程序 采用優(yōu)化編譯技術(shù)保證流水線暢通對寄存器分配進行優(yōu)化,RISC的設(shè)計思想,將不是最頻繁使用的功能由軟件實現(xiàn)簡化硬件可使其執(zhí)行得更快指令應(yīng)簡單若增加一條使機器周期時間延長10%的指令，則該指令必須至少能減少10%的執(zhí)行周期數(shù)固定格式的指令和流水線操作存儲器日趨價廉、高速，時空關(guān)系的

68、權(quán)衡應(yīng)少計較空間容量，而應(yīng)突出指令執(zhí)行速度的因素。,基本概念,CPU的基本構(gòu)成控制器，運算器，寄存器，[cache]，[MMU], [外設(shè)接口]寄存器的類型指令寄存器(IR)程序計數(shù)器(PC)數(shù)據(jù)寄存器(DR)地址寄存器(AR)狀態(tài)寄存器(SR)數(shù)據(jù)通路數(shù)據(jù)總線（單總線，雙總線，多總線）專用通路（如MIPS）,總線結(jié)構(gòu)的CPU,控制信號：IRin：IR的輸入控制IRout:IR的輸出控制PCin： PC

69、的輸入控制PCout:PC的輸出控制PC+1:PC計數(shù)更新控制R0out：R1的輸出控制R0in：R1的輸入控制…Yin：Y的輸入控制Zin:Z的輸入控制Zout:Z的輸出控制ADD:ALU加法操作控制,硬連線控制器框圖,,環(huán)形脈沖發(fā)生器,,,,微程序控制器,1. 微程序和微指令基本概念：控制字，微指令，微程序，微操作，控制存儲器，微地址微程序控制方法：把指令執(zhí)行所需要的所有控制信號存放在控制存儲器中