配置快速入門指南

1、XAPP501(v1.4)2003年7月24日www.xilinx.cocnmcn1?2003XilinxInc.Allrightsreserved.AllXilinxtrademarksregisteredtrademarkspatentsfurtherdisclaimersareaslistedatlegal.htmlegal.htm.Allothertrademarksregisteredtrademarksaretheprope

2、rtyoftheirrespectiveowners.Allspecificationsaresubjecttochangewithoutnotice.NOTICEOFDISCLAIMER:Xilinxisprovidingthisdesigncodeinfmation“asis.“Byprovidingthedesigncodeinfmationasonepossibleimplementationofthisfeatureappli

3、cationstardXilinxmakesnorepresentationthatthisimplementationisfreefromanyclaimsofinfringement.Youareresponsiblefobtaininganyrightsyoumayrequirefyourimplementation.Xilinxexpresslydisclaimsanywarrantywhatsoeverwithrespectt

4、otheadequacyoftheimplementationincludingbutnotlimitedtoanywarrantiesrepresentationsthatthisimplementationisfreefromclaimsofinfringementanyimpliedwarrantiesofmerchantabilityfitnessfaparticularpurpose.提要提要本應用指南討論Xilinx的復雜可

5、編程邏輯器件(CPLD)、現(xiàn)場可編程門陣列(FPGA)和PROM系列的配置與編程選項，并演示了各系列最常用的部分配置方法。簡介簡介為滿足系統(tǒng)設計人員的不同要求，我們提供了多種XilinxFPGA配置方法以及CPLD和PROM編程方法。本技術(shù)文檔講述了不同的配置模式，以期協(xié)助設計人員選擇恰當?shù)呐渲没蚓幊谭椒?。我們舉例說明部分最常用的方法，這些方法可用于生產(chǎn)和原型開發(fā)。配置Xilinx可編程邏輯器件或為其編程需要以下三個常規(guī)步驟。有關(guān)詳情，

6、請參閱Xilinx軟件軟件手冊手冊。?步驟1－設計輸入步驟1－設計輸入用軟件設計輸入工具以VHDL、Verilog、ABEL或Schematic（原理圖）創(chuàng)建設計。?步驟2－實現(xiàn)步驟2－實現(xiàn)用軟件實現(xiàn)工具將設計網(wǎng)表導入所需的Xilinx架構(gòu)，并且生成配置比特流或JEDEC文件。?步驟3－配置或編程步驟3－配置或編程配置是用外部數(shù)據(jù)源（如PROM、CPLD或微處理器）將配置數(shù)據(jù)下載到FPGA中的過程。編程是將配置數(shù)據(jù)或程序數(shù)據(jù)載入CPLD

7、或PROM的過程。請見圖1。器件定義器件定義Xilinx生產(chǎn)三種可編程邏輯器件。以下簡要說明這些產(chǎn)品類型，以幫助設計人員了解各類型所需的配置：應用指南：Xilinx系列應用指南：Xilinx系列XAPP501(v1.4)2003年7月24日配置快速入門指南配置快速入門指南作者：StephanieTappR圖1:配置與編程流程概覽配置與編程流程概覽DesignEntry(VHDLVerilogABELSchematic)Implement

8、ation(FittingtoDeviceArchitecture)ConfigurationProgrammingStep2Step1Step3x501_01_010901EDIFlistBitstream(.bit)jedecfile(.jed)PROMfile(.mcs.exo.tek)配置快速入門指南配置快速入門指南XAPP501(v1.4)2003年7月24日www.xilinx.cocnmcn3R?選擇配置模式選擇配置模式確

9、定配置環(huán)境之前，重要的是要了解可用的配置模式。表2所示為各系列支持的模式，表后給出了對各模式的說明。FPGA支持的模式FPGA支持的模式JTAG或邊界掃描模式JTAG或邊界掃描模式JTAG或邊界掃描模式是一種行業(yè)標準（IEEE1149.1或1532）串行編程模式。此模式用通過電纜、微處理器或其他器件提供的外部邏輯驅(qū)動JTAG專用引腳：測試數(shù)據(jù)輸入(TDI)引腳、測試模式選擇(TMS)引腳和測試時鐘(TCK)引腳。這種模式因其標準化程度和

10、可通過同樣四個JTAG引腳為FPGA、CPLD和PROM編程的能力而廣受歡迎。在這種模式下，數(shù)據(jù)以每TCK一位的速度加載。MAP從并模式MAP從并模式Virtex系列支持MAP?模式，而SpartanII系列支持從并模式。MAP從并模式允許通過字節(jié)寬度端口并行讀寫。這種模式需要外部時鐘源、微處理器、下載電纜或其他FPGA。在這種模式下，數(shù)據(jù)以每CCLK一字節(jié)的速度加載。當配置速度是重要因素時，這種模式通常在VirtexVirtexEVi

11、rtexII、VirtexIIPro或SpartanIIIE3器件上用作配置模式。主串模式主串模式所有XilinxFPGA系列都支持主串模式，但XilinxCPLD不支持這種模式。這是最簡單的FPGA配置方法。FPGA從串行PROM加載配置數(shù)據(jù)。這種模式由FPGA提供時鐘，實際上是加載其自身并使用其內(nèi)部振蕩器，該振蕩器驅(qū)動配置時鐘。FPGA提供所有控制邏輯。在這種模式下，數(shù)據(jù)以每CCLK一位的速度加載。從串模式從串模式像主串模式一樣，所

12、有XilinxFPGA系列都支持從串模式，但XilinxCPLD不支持這種模式。這種模式使用外部時鐘，允許菊花鏈配置。這種模式需要一個外部時鐘（如微處理器）、另一個FPGA或一條下載電纜。在這種模式下，數(shù)據(jù)以每CCLK一位的速度加載。表2:各系列支持的模式各系列支持的模式JTAG模式MAP從并模式主串模式從串模式獨立編程器模式Virtex系列VirtexII系列VirtexIIPro平臺FPGAJTAG模式MAP從并模式主串模式從串模式

13、獨立編程器模式Virtex系列VirtexII系列VirtexIIPro平臺FPGAXXXXSpartanIIIIE系列(FPGA)SpartanIIIIE系列(FPGA)XXXXXC9500XLXV系列(CPLD)XC9500XLXV系列(CPLD)XXCoolRunnerCoolRunnerII系列(CPLD)CoolRunnerCoolRunnerII系列(CPLD)XXXC18V00PlatfmFlashISPPROM系列XC1