基于dsp芯片的melp聲碼器的算法實(shí)現(xiàn)-(1120)

1、基于基于DSPDSP芯片的芯片的MELPMELP聲碼器的算法實(shí)現(xiàn)聲碼器的算法實(shí)現(xiàn)摘要摘要：論文對(duì)MELP編解碼算法的原理進(jìn)行了簡(jiǎn)要分析，討論了如何在定點(diǎn)DSP芯片TMS320VC5416上實(shí)現(xiàn)該算法，并研究了其關(guān)鍵技術(shù)，最后對(duì)測(cè)試結(jié)果進(jìn)行了分析。關(guān)鍵詞關(guān)鍵詞：MELP；語(yǔ)音編碼；定點(diǎn)DSP芯片TMS320VC54161引言引言1996年3月，美國(guó)政府?dāng)?shù)字語(yǔ)音處理協(xié)會(huì)(DDVPC)選擇了2.4kbps混合激勵(lì)線性預(yù)測(cè)（MELP）語(yǔ)音編碼器

2、作為窄帶保密語(yǔ)音編碼的產(chǎn)品以及各種應(yīng)用的新標(biāo)準(zhǔn)由于MELP具有良好的音質(zhì)、極低的碼率，以及良好的抗誤碼特性，可以應(yīng)用在IPPHONE、移動(dòng)通信、衛(wèi)星通信等領(lǐng)域，尤其在需要大量存儲(chǔ)話音的場(chǎng)合和保密通信等方面，具有很好的發(fā)展前景。編碼算法有硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)兩種方式，軟件實(shí)現(xiàn)靈活性強(qiáng)，但處理速度較慢，一般不能滿足實(shí)時(shí)處理的要求。硬件實(shí)現(xiàn)分為專用法和通用法兩種。通用法是基于通用數(shù)字信號(hào)處理器芯片實(shí)現(xiàn)編碼算法的，它具有體積小、功耗低、運(yùn)算速度快

3、等優(yōu)點(diǎn)，其靈活性主要表現(xiàn)在軟件易于更改以及對(duì)各種算法的處理和復(fù)雜算法的實(shí)現(xiàn)上，非常適用于語(yǔ)音信號(hào)、視頻信號(hào)等壓縮處理。MELP算法復(fù)雜度較高，因此實(shí)時(shí)實(shí)現(xiàn)必須借助于高性能的數(shù)字信號(hào)處理芯片。目前國(guó)內(nèi)還沒(méi)有用于研究聲碼器算法的專用芯片。因此，從功耗和性能多方面考慮，本文采用通用法實(shí)現(xiàn)MELP聲碼器算法，選擇TI公司的TMS320VC5416DSP芯片作為主處理器，完成聲碼器的主要功能。2MELPMELP編解碼算法編解碼算法2.12.1編碼

4、部分編碼部分編碼器基于線性預(yù)測(cè)分析合成技術(shù)，采樣率為8kHz，以180采樣值（22.5ms）為一幀進(jìn)行編碼，總體框圖見(jiàn)圖1。輸入的原始語(yǔ)音信號(hào)經(jīng)過(guò)隔直濾波（即高通濾波），得到目標(biāo)信號(hào)S（n）。再對(duì)目標(biāo)信號(hào)作以下處理：①低通濾波后用歸一化互相關(guān)法進(jìn)行基音粗估，然后根據(jù)[0Hz，500Hz]子帶信號(hào)圍繞粗估基音估算分?jǐn)?shù)基音；②帶通分析，在5個(gè)子帶計(jì)算話音強(qiáng)度，以決定各子帶的清濁音判決，其中[0Hz500Hz]子帶強(qiáng)度用于確定非周期標(biāo)志位；③

5、計(jì)算LPC和尖峰值，用L－D算法提取10個(gè)LP系數(shù)，然后乘以帶寬擴(kuò)展系數(shù)，使用得到的系數(shù)計(jì)算殘差信號(hào)，對(duì)殘差信號(hào)的160個(gè)抽樣計(jì)算尖峰值；④使用截止頻率為1kHz的6階巴特沃茲濾波器低通濾波殘差信號(hào)，結(jié)合上一子幀的基音和當(dāng)前子幀的分?jǐn)?shù)基因，搜索出最終基音周期；⑤使用一個(gè)基音自適應(yīng)窗采用一幀兩次的方法對(duì)增益進(jìn)圖2MELP編碼器解碼原理圖合成混合激勵(lì)信號(hào)后，信號(hào)經(jīng)自適應(yīng)譜增強(qiáng)濾波器處理，以改善共振峰的形狀。隨后，激勵(lì)信號(hào)進(jìn)行LPC合成得到合

6、成語(yǔ)音。LPC合成用了一個(gè)直接形式的濾波器，其系數(shù)由插值后的LSP參數(shù)得到，合成的語(yǔ)音信號(hào)經(jīng)增益調(diào)整和脈沖散布濾波后輸出?？傮w框圖見(jiàn)上圖2。3TMS320VC5416TMS320VC5416簡(jiǎn)介簡(jiǎn)介TMS320VC5416的總體系結(jié)構(gòu)圖如圖4所示。其內(nèi)部的高性能CPU擁有算術(shù)邏輯單元ALU、2個(gè)40位累加器ACCA和ACCB、40位桶行移位寄存器、乘累加單元以及尋址單元，算術(shù)邏輯單元包括1個(gè)40位的ALU，1個(gè)比較、選擇和存儲(chǔ)單元（CS

7、SU）和1個(gè)指數(shù)編碼器，具有高度的并行性。本文采用的TMS320VC5416芯片最大可尋址能力為192K字(包括64K字的程序空間、64K字的數(shù)據(jù)空間和64K字的IO空間)，擴(kuò)展尋址模式下有256K字～8M字的擴(kuò)展地址空間，并擁有一套高效靈活的指令集。其指令周期為6.25ns，執(zhí)行速度最高可以達(dá)到160MIPS，完全可以滿足實(shí)時(shí)處理的要求。圖4TMS320VC5416總體系結(jié)構(gòu)圖4軟件設(shè)計(jì)及其關(guān)鍵問(wèn)題軟件設(shè)計(jì)及其關(guān)鍵問(wèn)題軟件設(shè)計(jì)包括編碼