版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、當(dāng)代船舶向大型化、智能化的目標(biāo)發(fā)展,使船舶電力系統(tǒng)的大小和密度持續(xù)增加,在安全性、可靠性、經(jīng)濟性方面對船舶電力系統(tǒng)的要求越來越高。然而,各種非線性電力負(fù)載的大量使用,給船舶電網(wǎng)帶來了諧波電力污染,這往往導(dǎo)致船舶電網(wǎng)電能質(zhì)量惡化。于是,如何改進船舶電網(wǎng)電能質(zhì)量,保障船舶電力系統(tǒng)正常運轉(zhuǎn),已成為船舶工業(yè)關(guān)注的焦點。為了提高船舶電網(wǎng)的可觀測性,本文對船舶電網(wǎng)的電能質(zhì)量進行了研究,研制了一個基于FPGA的船舶電網(wǎng)電能質(zhì)量監(jiān)測分析裝置,可實時監(jiān)測
2、船舶電網(wǎng)電能質(zhì)量參數(shù)。
基于FPGA的船舶電網(wǎng)電能質(zhì)量監(jiān)測分析裝置的外圍硬件有信號預(yù)處理電路、過零檢測電路、鎖相倍頻電路和模數(shù)轉(zhuǎn)換芯片ADS8364,其中信號預(yù)處理電路包括三個部分:互感器電路、抗混疊濾波電路和電平提升電路?;ジ衅麟娐酚须娏骰ジ衅麟娐泛碗妷夯ジ衅麟娐?,其作用是將高電壓大電流強電信號轉(zhuǎn)換成小電壓弱電信號,抗混疊濾波電路濾除60次以上高次諧波,避免在進行FF T時發(fā)生混疊現(xiàn)象影響FF T變換精度。電平提升電路在抗混
3、疊濾波電路輸出的交流信號基礎(chǔ)上疊加一個直流分量,將其提升至模數(shù)轉(zhuǎn)換芯片ADS8364的模擬電壓輸入范圍0~5V內(nèi)。三相電壓通過運算放大器疊加后的信號作為過零檢測電路的輸入,過零檢測電路輸出與電網(wǎng)頻率一致的方波信號,該方波信號經(jīng)鎖相倍頻電路,產(chǎn)生50Hz方波的128倍頻率的脈沖信號,經(jīng)上升沿檢測電路后,產(chǎn)生一個系統(tǒng)時鐘周期脈寬的高電平,用來觸發(fā) ADS8364的6個通道同時采樣和轉(zhuǎn)換。
數(shù)字邏輯硬件有Verilog頻率監(jiān)測電路和
4、并行6通道128點FFT處理機作為計算引擎的Verilog數(shù)字邏輯系統(tǒng)。對系統(tǒng)時鐘進行分頻,產(chǎn)生脈寬為1s占空比為50%的閘門信號,1s用于計數(shù),1s用于用于顯示結(jié)果。Verilog頻率監(jiān)測電路在閘門信號打開后,開始對過零檢測電路的輸出經(jīng)過上升沿檢測電路輸出一個系統(tǒng)時鐘周期脈寬的方波脈沖進行計數(shù),當(dāng)閘門關(guān)閉時停止計數(shù),計數(shù)結(jié)果即為電網(wǎng)頻率,并通過兩個七段數(shù)碼管顯示結(jié)果。
并行6通道128點FFT處理機作為計算引擎的Verilo
5、g系統(tǒng)實現(xiàn)對ADS8364的采樣與轉(zhuǎn)換,緩存AD轉(zhuǎn)換結(jié)果,接著進行FFT變換,最后將FFT變換輸出的數(shù)據(jù)緩存到輸出雙口RAM中,此過程在一個有限狀態(tài)機的控制下循環(huán)進行。ADS8364對6通道三相電壓三相電流信號進行同時采樣和轉(zhuǎn)換,AD轉(zhuǎn)換結(jié)果分別緩存在6個16比特的輸出寄存器中,需要6次讀取操作將6個寄存器中的值讀到16比特的并行輸出接口中。在移位寄存器和三態(tài)門的有序配合下,6個通道的轉(zhuǎn)換結(jié)果被分別緩存到6個16乘以128的輸入雙口RA
6、M中。當(dāng)輸入雙口RAM中存滿128個數(shù)據(jù)即FFT處理機進行FFT變換所需一幀數(shù)據(jù)時,F(xiàn)FT處理機讀走輸入雙口 RAM中的一幀數(shù)據(jù)進行128點FFT變換。FFT將時間域中的實數(shù)數(shù)據(jù)變換至復(fù)數(shù)頻率域中對應(yīng)的復(fù)數(shù)實部和虛部數(shù)據(jù),6個輸出的實部數(shù)據(jù)和6個輸出的虛部數(shù)據(jù)分別被緩存到12個16乘以128的輸出雙口RAM中。
當(dāng)FFT變換輸出的數(shù)據(jù)卸載完成后即12個輸出雙口RAM緩存滿時,將產(chǎn)生一個高電平信號作為 MicroBlaze軟核處
7、理器的外部中斷,通知 MicroBlaze讀取輸出雙口RAM中的數(shù)據(jù)進行電流有效值、電壓有效值、有功功率、無功功率、功率因數(shù)和各次諧波幅值占有率等的數(shù)值計算,計算結(jié)果通過LCD實時顯示。
最后,本文對監(jiān)測分析裝置的實驗結(jié)果進行了分析,實驗結(jié)果證明了設(shè)計方案的正確性。另外,對監(jiān)測分析裝置與標(biāo)準(zhǔn)儀表進行了部分參數(shù)對比測試,測試結(jié)果表明該監(jiān)測分析裝置滿足測量精度的要求。
船舶電力系統(tǒng)承擔(dān)的供電任務(wù)越來越多,它的工作狀況直接
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA+ARM的電能質(zhì)量監(jiān)測裝置的研制.pdf
- 基于FPGA的電能質(zhì)量監(jiān)測裝置的研究.pdf
- 電能質(zhì)量監(jiān)測裝置的研制.pdf
- 新型電能質(zhì)量監(jiān)測裝置的研制.pdf
- 船舶電網(wǎng)電能質(zhì)量監(jiān)測系統(tǒng)研究.pdf
- 基于μc-OS-Ⅱ的電能質(zhì)量在線監(jiān)測裝置研制.pdf
- 基于ARM+DSP的電能質(zhì)量在線監(jiān)測裝置研制.pdf
- 電網(wǎng)電能質(zhì)量的監(jiān)測與分析
- 基于FPGA的電能質(zhì)量分析儀的研制.pdf
- 船舶電網(wǎng)電能質(zhì)量實時監(jiān)測終端的研究與設(shè)計.pdf
- 基于ARM+DSP的電能質(zhì)量在線監(jiān)測裝置的研制.pdf
- 基于FPGA的電能質(zhì)量測控裝置的研究.pdf
- 基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置的研制.pdf
- 電能質(zhì)量監(jiān)測與分析系統(tǒng)的研制.pdf
- 基于DFACTS的電能質(zhì)量調(diào)節(jié)裝置研制.pdf
- 快速傳輸大容量存儲電能質(zhì)量監(jiān)測裝置的研制.pdf
- 高壓開關(guān)柜電能質(zhì)量在線監(jiān)測裝置研制.pdf
- 基于iec標(biāo)準(zhǔn)的電能質(zhì)量監(jiān)測終端研制
- 基于GPS的電能質(zhì)量監(jiān)測裝置的研究.pdf
- 電能質(zhì)量監(jiān)測裝置的設(shè)計.pdf
評論
0/150
提交評論