基于fpga的fsk調(diào)制解調(diào)器的設(shè)計及實現(xiàn)

1、基于基于FPGA的FSK調(diào)制解調(diào)器的設(shè)計及實現(xiàn)調(diào)制解調(diào)器的設(shè)計及實現(xiàn)1.FSK調(diào)制FSK調(diào)制的核心部分包括分頻器、二選一選通開關(guān)等。圖1[2]中的兩個分頻器分別產(chǎn)生兩路數(shù)字載波信號；二選一選通開關(guān)的作用是：以基帶信號作為控制信號，當基帶信號為0，選通載波f1；當基帶信號為1時，選通載波f2。從選通開關(guān)輸出的信號就是數(shù)字FSK信號，調(diào)制信號為數(shù)字信號。圖1FSK調(diào)制方框圖FSK調(diào)制VHDL程序仿真圖如圖2所示，載波f1和f2分別是通過對c

2、lk的12分頻和2分頻得到的。圖2FSK調(diào)制VHDL程序仿真圖2.FSK解調(diào)在解調(diào)器的設(shè)計中已調(diào)信號是連續(xù)的波形，有兩個不同的頻率，在FPGA實驗平臺上，已調(diào)信號可以通過矩形脈沖來代替，在一定的時間內(nèi)，通過檢測時鐘上升沿來確定輸入信號的頻率，從而判斷出基帶信號。在本設(shè)計中，先設(shè)計一個同步信號，即當同步信號start為高電平時開始解調(diào)。論文格式。圖3FSK解調(diào)方框圖圖4是依照圖3[2]編寫VHDL語言解調(diào)程序得到的時序仿真圖，在仿真圖中，