數(shù)字示波器中波形快速分析和處理技術.pdf

1、隨著現(xiàn)代電子信號的頻率范圍不斷拓寬，復雜性和多樣性不斷增加，對數(shù)字三維示波器的實時分析和處理能力提出了新的挑戰(zhàn)。如何在現(xiàn)有的硬件條件下提升數(shù)字三維示波器的實時處理性能成為該領域的研究熱點。
　　國內的中低端數(shù)字三維示波器多采用FPGA+DSP架構，傳統(tǒng)的波形分析和處理功能由DSP完成，但是DSP的數(shù)據(jù)吞吐量小，處理速度較FPGA慢，制約著數(shù)據(jù)采集系統(tǒng)的發(fā)展。故本文旨在研究提高波形分析和處理速度的關鍵技術，具體從以下幾個方面展開。<

2、br>　　1、抽取和插值算法。從顯示采樣率、抽取和插值三者關系的角度，闡述了抽取和插值的必要性，研究了抽取的設計方案。通過比較線性插值方法和正弦插值方法，選擇了基于多相插值濾波器的插值算法。最后對基于DSP的插值算法和基于FPGA的插值算法進行比較，表明硬件插值算法的速度提高了8.89倍。
　　2、基于FPGA的數(shù)字濾波器設計方法。首先探討了FIR濾波器基本原理和窗函數(shù)設計方法，對兩種FIR濾波器的FPGA實現(xiàn)結構進行分析，研究了

3、FIR濾波器的設計方案，并完成數(shù)字濾波模塊的驗證。通過對DSP濾波算法和FPGA濾波算法的比較，表明基于FPGA濾波算法的速度提高了323倍。
　　3、基于FPGA的FFT算法。首先對信號進行加窗處理，然后采用基-2FFT算法實現(xiàn)1024點FFT計算，計算結果再利用CORDIC算法求模。驗證結果表明，基于FPGA的FFT算法較基于DSP的FFT算法運算速度提高了473倍，有效縮短了示波器頻譜分析的時間。
　　4、基于FPGA