單片機(jī)與fpga通信

1、MCS-51 MCS-51 單片機(jī)與 單片機(jī)與 FPGA FPGA 接口邏輯設(shè)計(jì)的 接口邏輯設(shè)計(jì)的 VHDL VHDL 實(shí)現(xiàn) 實(shí)現(xiàn)付揚(yáng) 付揚(yáng)(遼寧石油化工大學(xué)信息工程學(xué)院撫順， 遼寧石油化工大學(xué)信息工程學(xué)院撫順，113001) 113001)摘 要：本文闡述了單片機(jī)和現(xiàn)場(chǎng)可編程門陣列 FPGA 各自的特點(diǎn)，指出在 波形發(fā)生器設(shè)計(jì)中兩者相結(jié)合設(shè)計(jì)的優(yōu)勢(shì)和在設(shè)計(jì)中所遇到的接口邏輯設(shè)計(jì)這 個(gè)難點(diǎn)，詳細(xì)給出了接口邏輯設(shè)計(jì)的 VHDL 程序。通

2、過該接口程序設(shè)計(jì)，實(shí)現(xiàn)了 單片機(jī)技術(shù)和 EDA 技術(shù)相結(jié)合，從而實(shí)現(xiàn)了所要求波形發(fā)生器的設(shè)計(jì)。關(guān)鍵詞 關(guān)鍵詞：?jiǎn)纹瑱C(jī) FPGA(現(xiàn)場(chǎng)可編程門陣列)PLD(可編程邏輯器件)0 引言 引言可編程邏輯器件(PLD)及 EDA 技術(shù)的應(yīng)用成為電子系統(tǒng)設(shè)計(jì)的潮流。FPGA 是 一種新興的可編程邏輯器件(PLD)，與其它 PLD 相比，具有更高的密度、更快的 工作速度和更大的編程靈活性。單片機(jī)以其體積小、功能齊全、價(jià)格低廉、可靠性高等方面所具有

3、的獨(dú)特 優(yōu)點(diǎn)，長(zhǎng)期以來被廣泛的應(yīng)用在各領(lǐng)域。基于 FPGA 的高密度、高速度、現(xiàn)場(chǎng)可編程的能力和單片機(jī)強(qiáng)大的數(shù)據(jù)處理 功能，制作了波形發(fā)生系統(tǒng)，用于產(chǎn)生各種頻率的正弦波、方波和三角波，其 幅值 0～5V 可調(diào)，頻率步進(jìn)達(dá)到 1Hz 以下，頻率范圍 1Hz～100kHz。該波形發(fā)生器以單片機(jī)(MCS8031)為中心控制系統(tǒng)，F(xiàn)PGA 片內(nèi)實(shí)現(xiàn) DDS 技 術(shù)，在此 DDS 技術(shù)中，采用 6 級(jí) BCD 比例乘法器級(jí)聯(lián)。首先由單片機(jī)將

4、E2PROM28c64 中存入波形數(shù)據(jù)。FPGA 在單片機(jī)的控制下，利用較高的時(shí)鐘頻率 (16M)生成用戶要求的頻率的 128 倍頻，并以此頻率在 E2PROM28c64 取波形數(shù) 據(jù)，將其發(fā)送給 D/A 轉(zhuǎn)換器，并通過濾波器輸出。同時(shí)單片機(jī)實(shí)現(xiàn)對(duì)輸出電壓 的控制。本設(shè)計(jì)中，F(xiàn)PGA 選用 Altera 公司的 FLEX10K，晶振頻率可達(dá) 40MHz。使用 MAX+PLUSⅡ開發(fā)系統(tǒng)支持。FLEX10K 系列是 FLEX 系列當(dāng)中非

5、常有代表性的 FPGA 器件系列，每個(gè) FLEX10K 器件包含一個(gè)嵌入式陣列和一個(gè)邏輯陣列。嵌入式陣 列用來實(shí)現(xiàn)各種存儲(chǔ)器及復(fù)雜的邏輯功能。邏輯陣列用來實(shí)現(xiàn)普通邏輯功能。 嵌入式陣列和邏輯陣列結(jié)合而成的嵌入式門陣列具有高性能、高密度、靈活的 互連方式、支持多電壓 I/O 接口、多種配置方式以及低功耗等特性。在此設(shè)計(jì)中，我們感到，單片機(jī)和 FPGA 完成各自功能設(shè)計(jì)較容易實(shí)現(xiàn)，關(guān) 鍵的難點(diǎn)是兩者的接口設(shè)計(jì)。經(jīng)過不斷的摸索，我們終于以

6、VHDL 語(yǔ)言實(shí)現(xiàn)了接 口程序設(shè)計(jì)，從而圓滿實(shí)現(xiàn)了整個(gè)波形發(fā)生器的設(shè)計(jì)。 1 單片機(jī)與 單片機(jī)與 FPGA FPGA 接口邏輯設(shè)計(jì)的 接口邏輯設(shè)計(jì)的 VHDL VHDL 實(shí)現(xiàn) 實(shí)現(xiàn)在設(shè)計(jì)中，單片機(jī)與 FPGA 接口采用總線方式。單片機(jī)以總線方式與 FPGA 進(jìn)行數(shù)據(jù)與控制信息通信有許多優(yōu)點(diǎn)。如速度快，其通信工作時(shí)序是純硬件行 為；節(jié)省 PLD 芯片的 I/O 口線；相對(duì)于非總線方式，單片機(jī)編程簡(jiǎn)捷，控制可 靠；在 FPGA 中通過邏輯切