釔摻雜二氧化鉿納米薄膜電容器的制備工藝及性能研究.pdf

1、隨著集成電路不斷向微小型發(fā)展，傳統(tǒng)CMOS結(jié)構(gòu)中SiO2柵極氧化層已逐漸不能適合工藝需求。高k材料HfO2薄膜作為潛在替代SiO2柵極電介質(zhì)的材料，已經(jīng)成為研究的熱點(diǎn)。并且，在最近的研究中發(fā)現(xiàn)，HfO2基納米薄膜經(jīng)過(guò)特殊工藝處理后具備鐵電性，使它成為突破非易失性鐵電存儲(chǔ)器發(fā)展瓶頸的潛在材料。
　　本文采用金屬鉿靶和金屬釔靶，進(jìn)行三靶共濺射反應(yīng)磁控濺射制備 Y:HfO2薄膜，主要研究薄膜的厚度和Y元素濃度對(duì)薄膜晶體結(jié)構(gòu)、表面粗糙度以

2、及電學(xué)性能的影響。實(shí)驗(yàn)中，使用X射線反射率測(cè)量（XRR）、小角度掠入射X射線衍射（GIXRD）以及原子力顯微鏡（AFM）對(duì)薄膜的厚度、晶體結(jié)構(gòu)以及表面形貌進(jìn)行測(cè)量分析；利用 X射線光電子能譜（XPS）分析薄膜中各元素的含量、比例及原子化合方式；最后，使用鐵電測(cè)試儀對(duì)薄膜電容器的極化曲線和漏電流進(jìn)行測(cè)量。
　　為了實(shí)現(xiàn)MIM結(jié)構(gòu)Y:HfO2薄膜電容器的集成，主要進(jìn)行了兩個(gè)方面的工作。一個(gè)是探索了優(yōu)秀導(dǎo)電性的TiN薄膜電極的制備工藝，

3、并研究了襯底溫度對(duì)TiN薄膜電極的晶體結(jié)構(gòu)、表面形貌以及電阻率等的影響。另一個(gè)是掩膜版的設(shè)計(jì)和集成工藝的優(yōu)化，并給出了設(shè)計(jì)的原理和解決方法。
　　結(jié)果如下，使用三靶共濺射反應(yīng)磁控濺射系統(tǒng)成功制備出較高質(zhì)量的Y:HfO2薄膜，通過(guò)XPS測(cè)試確定Y元素是以Y2O3的形態(tài)存在于薄膜中，且隨著Y靶濺射功率從0 W向75W增加時(shí)，Y元素?fù)诫s濃度從0 mol.%升高到10.1 mol.%。當(dāng)Y含量為7.7 mol.%時(shí)，薄膜在室溫下保持立方相